面向应用的片上网络的网络拓扑生成算法.pdfVIP

第 23卷第 9期 计算机辅助设计与图形学学报 Voi．23NO．9 2011年 9月 JournalofComputer—AidedDesign ComputerGraphics Sep．2011 面向应用的片上网络的网络拓扑生成算法 王海琪，董社勤 (清华大学计算机科学与技术系 北京 100084) (qiihad 一 2000@yahoo．corn．cn) 摘 要 ：针对面向应用 的片上网络 ，提 出了～种三阶段 的低功耗 网络拓扑生成算法．首先基于内核通信量和物理坐 标信息做划分驱动的布图规划 ，以确定 内核的摆放位置以及内核和转换器之间的映射关系；其次考虑转换器和网络 接I=1的面积消耗 ，并把它们的同时插入 问题抽象成整数线性规划模型，通过求解此优化模型确定其最佳插入位置 ， 生成互连 网络 ；最后通过路 由分配策 略确定互连网络上的通信量分布，进一步优化功耗 ．实验结果表 明，该算法平均 能节省 35．2 的功耗开销 以及 5．7 的中转转换器数 目． 关键词 ：片上网络 ；拓扑生成 ；整数线性规划 ；布 图规划 中图法分类号 ：TP302．1 TopologyGenerationAlgorithm forApplicationIS‘pecificNetwork-。on。_Chip W ang HaiqiandDongSheqin (DepartmentofComputerScienceandTechnology。TsinghuaUniversity。Beijing 100084) Abstract：A three—phaselow—powertopologygenerationalgorithm forapplication—specificnetwork—on— chip isproposed in thispaper．Firstly，partition—driven floorplan isdone to determine the cores’ positionsand themapping relationsbetween coresand switches． Then，with thearea and power consuming ofnetworkcomponents(suchasswitchesandnetworkinterfaces)takenintoconsideration， thesimultaneousinsertion ofnetwork componentsisformulated asan integerlinearprogramming (ILP)，which is solved to determine the optimalpositionsfor switchesand network interfaces． Finally，path allocation is carried out to distribute the communications among switches． The experimentalresultsshow thatouralgorithm cansavepowerby35．2 andreducethenumberofhops by5．7％． Keywords：network—on—chip；topologygeneration；integerlinearprogramming；floorplan 随着超大规模集成 电路设计工艺的飞速发展 ， 网络和面向应用的片上 网络．常规片上 网络往往基 芯片上单位面积的集成度越来越高 ，内核之间的互 于规则网格设计拓扑结构 ，因此其设计周期更短 ，可 连也越来越复杂．作为一种全新的片上互连结构 ，片 扩展性更好 ；但 由于其要求芯片上 内核尺寸大小相 上网络以其高带宽 、低功耗和可扩展的显著优势 ，迅 近 ，因此在大部分 由异构 内核组成 的片上系统 中并 速成为传统总线互连结构的有效替代 品u ． 不能得到很好的应用口]．相 比常规片上网络，面向应 在片上网络中，每一个 内核通过一个