TiO2Al2O3堆栈结构highk薄膜的制备及性能.pdfVIP

第37卷 增刊l 稀有禽属材料与工程 VbI．37，Suppl．1 200S年 1月 RARE碱1：AL^lATERlALSANDENG玎匹ER魏、jG Janua秽2008 凌惠琴，丁冬雁，周晓强，李 明，毛大立 (上海交逶大学金耩基复合耪料嚣家重点安验室，上海200030) 攘要：采用磁控溅射法制备了Ti02／A120，堆栈结构高l【概念质薄膜，研究了不同后处理条件对等效袋化物厚度，界 瑟毫蔫籁舞瑟扩散静影睛。实验结果表翡：400℃逶必瑟，氍02已缀结晶，运火可瑷降低满瞧流密度和奔电层孛豹滗 扩散。 关键词：瓢02缓120，；雄筏结构{higki【；券辩层 484．4 中图法分擞号：O 文献标识码：A 文章编号：1002．185X(2008)s1．326．04 1 己I 吉 常采用二元混合氧化物，如等效氧化物厚度为O．5锄 - J I 爿 随着集成电路集成度的不断提高，MOSFET的尺 30，950℃的快速热处理保持与Si接触稳定，没有界 寸不断减小，相应酶栅氧化物厚度也不断减小。根据 2005年美国半导体工业协会S队制定的“国际半导体 技零发展规划”预溅，在2008年，57nm的毙刻技术 的反成，也能同时获得优惑既界面性质郑高介电常数。 将趋于成熟，在高性能的CMOS器件中作为栅电介质 膜的Si02层的厚度将减至1nm以下，到2014年，栅 长度将减小到O。Oll p擞，对应的等效氧化物厚度应达 到5∞100 nm，仅为几个原子层的间距。随着氧化物 厚度的不断减小，由电予隧穿引起的漏电呈指数增长， 扩散【8】。而采用A1203作为阻挡层鲜有报道，由于A1203 由此弓|起的高功耗和可靠性润题越来越严峻；同时过 介电常数约力Si饶煞2倍，因此采震A1203作为缓冲 薄的栅氧化物也不足以挡住栅极和硅衬底中杂质尤其 层，可以减轻阻捎层对有效介电常数的降低作用。 是硼的扩散，造成阈值电压漂移，影响器件性能。因 本实验采用磁控溅射法在硅树底上制备了 此，Si02的极限厚度已经残失Si基集残电路集成度继互i0冰1203堆栈结擒的掇介震薄膜，研究了蜃处理条 续提高的瓶颈，发展新的高介电常数栅介质材料 件对等效氧化物厚度，漏电流和界面扩散的影响。 (high．k)来取代Si02已经成为半导体学界和工业界 2实验 关注酌焦点。 2．1 样品制备 目前研究的比较多的材料主要有zr02【¨、Y203f21、 H内2【3l和二元金属氧化物，M．Si．O以及M，A1．O，M实验采用的衬底为n戮si(100)，电阻率为2～8 Q。e毽。毒誊底用拳导体标准渍洗工艺装CA法清洗，除 霹以秀Zf，瓤f’￡a，瓢或z8，絮：缮国2X(Si02)l。溺， 去金属离子和颗粒等污染，最后在l：20的氢氟酸中 (Hf02k(A1203)lj51，它们在组分上不具有严格的计量 比，但是它们结合了两种氧化物的优点，同时具有与 漂洗20s，去除表面的自然氧化层，再用去离乎水冲 硅傥良静赛甏性薤襄高穗纯渥度，以及高熬会电常数， 洗干净，高纯氮气吹子。渍洗干净酶掌重瘫立露敖入磁 并鼠介电常数可用组分的变化来调节。 控溅射的反应室。实验中采用的磁控溅射仪为英国 CEvP公司的CEVPGamma Ti02有较高的介电常数(～80)，但是结晶温度 1000c型多靶磁控溅射仪， 低，且与硅之闯易发