USB3.0设备控制器IP核IN端点功能验证.pdfVIP

  在概念和高层设计阶段要对这些需求进行收集和安排优先级，在这个过程 中，设计者会对芯片大体的内部结构和目标进行构建。随着芯片设计流程的深入， 工程师常常会面临平衡各种冲突的挑战：更快的时钟周期在逻辑设计中可能需要 添加更多的流水级，但又不会增加芯片的面积开销和复杂度；更高更优质的芯片 性能可能需要更快的时钟频率，但是会增加功耗。 在芯片设计的整个过程中，工程师可以利用设计自动化（DA ）工具准确地 预测芯片的时序、功耗和面积。在工程师确定逻辑，并以硬件描述语言（HDL ） 描述后，DA 工具可以将设计逻辑综合成合适的逻辑门并与原始逻辑相对应。但 是有两个问题依然存在：(1) 如果设计者弄错了关键的边界条件会发生什么状 况？(2) 如果 HDL[2]在第一步没能描述正确的功能会怎么样？检测功能方面的 错误已成为整个芯片设计流程中一个很棘手的挑战，也就是功能验证的挑战。 功能验证确保整个系统结构的设计能够正常完成预期的任务，它同电路级的 [3] 验证有很多方面的不同。首先，验证工程师主要工作在寄存器 传输级（RTL ） 的设计而非门级。RTL[4]是一种比由或门和与门构成的门级设计更加抽象的描述 逻辑设计的方法，RTL 语言（ HDL ）允许设计者利用更高层的结构，如 IF-THEN-ELSE 结构和布尔表达式来描述电路的行为。其次，电路设计者的主要 挑战是将门放置在有限的芯片面积之中并且能达到时序目标，而验证工程师的首 要使命就是确保设计模块功能的正确性。 为了说明功能验证的价值，描述一个简单的交通灯控制器的事例。在某地区 的主干道转角和街道发生了一些小的交通事故，市政委会决定安置一个交通灯。 通过对交通状况的认真调查，委员会决定，在十字路口交通繁忙的时候，交通灯 每个方向上保持绿灯亮的时间应该是 1min，工作人员通过传感器来监测两条街 道的交通状况。 市政委与当地的某家公司签订了设计和安装交通灯的合约，这家公司的 SoC [5] 团队 很快就为交通灯控制器设计了一个算法，如图 1-2 所示。设计流程的下一 步书写 HDL ，该公司团队用 Verilog 来编写这个算法。算法和 Verilog 是一致的， 但是他们包含一个漏洞。车辆在靠近街道十字路口时触发“街道拥塞”的传感器， 车辆靠近主干道十字路口时触发“主干道拥塞”的传感器，设计团队将整套算法 准确无误的做成了电路版图。但是，市政委员希望这个交通灯对来自任意方向通 过十字路口的汽车在合理的时间范围内通过十字路口，体现出公平的概念。而在 这个有漏洞的设计中，街道上的交通会被主干道上不间断的交通一定长期封锁， 这必然会导致街道上交通的噩梦。检测出设计中的缺陷，确保最终产品可以实现 最终的功能，这就是验证工程师的职责。 不管 HDL 是否有缺陷，设计团队都能够将 Verilog 进行转换设计成电路， 并且电路设计可以准确的表达原来的 Verilog 代码。电路模块能满足功耗、芯片 面积和时序的目标，但是，如果没有合适的验证，这个算法[6] 的漏洞会等到电路 2     放在十字路口监测时才会被发现。如果该电路进行了批量的生产，损失可想而知。 发现错误是功能验证主要目的之一，因此要保证验证的完备性。 等待60s 否 是 主干道拥塞？ 否 是 街道拥塞？ 主干道 变成绿灯亮 街道 变成绿灯亮