简易频谱分析仪11425.docxVIP

简易频谱分析仪系统方案实现原理系统框图图1 系统整体框图如图一所示，此系统要求实现用AD9854产生扫频信号源，并经过运放电路，被测网络，乘法器，低通滤波及AD采样后最后显示。在基本要求中，要求产生两路正交的扫频信号，并且满足输出幅度要=1v，所以用AD9854产生信号后要经过运放电路。此系统要实现被测络的幅频和相频特性的测量(即不同频率的信号经过被测网络后，幅度的衰减和相位的移相)。系统分析：AD9854产生两路正交的信号，一路为Asinωt，另一路为Acosωt，其中一路经过被测网络H（H为线性网络），H网络的响应为H(ω)，幅度响应为A1，相位差为ψ，所以余弦信号Acosωt经过该网络后输出为A1*cos(ω+ψ)t，它与信号Acosωt在乘法器相乘后得到A*cosωt *A1cos(ω+ψ)t，化简的，被测网络输出与另一路乘法器相乘得，化简得，这样，如果用低通滤波器滤除2w这个频率，就可以得到直流分量和，把这两路直流分量通过ADC采集可以得到其值，和，根据三角函数公式，就可以得到A*A1和值，知道A的值，利用公式即可算出增益，利用反三角函数就可以求出值。扫频信号源AD9854工作原理AD9854内部包括一个具有48位相位累加器、一个可编程时钟倍频器、一个反sinc滤波器、两个12位300MHzDAC，一个高速模拟比较器以及接口逻辑电路。其主要性能特点如下：高达300MHz的系统时钟；能输出一般调制信号，FSK，BPSK，PSK，CHIRP，AM等；内部有4*到20*的可编程时钟倍频器；两个48位频率控制字寄存器，能够实现很高的频率分辨率。两个14位相位偏置寄存器，提供初始相位设置。带有100MHz的8位并行数据传输口或10MHz的串行数据传输口。（本设计用串口传送数据）注意：通过并行总线将数据写入程序寄存器时，实际上只是暂存在I/O缓冲区中，只有提供更新信号，这些数据才会更新到程序寄存器。AD9854提供两种更新方式，内部更新和外部更新。内部更新通过更新时钟计数器完成，当计数器计自减为零后会产生一个内部更新信号；外部更新需要在外部更新管脚上给与一个高电平脉冲。默认的更新模式为内部更新，可以通过设置控制寄存器0x1F的0位进行修改。AD9854实现相位可控同步输出：1，上电后给所有AD9854的复位信号管脚MasterRest提供一个长达10个系统时钟的复位信号，此时所有AD9854的程序寄存器都恢复为默认值。2,使用串行总线设置AD9854的特殊功能寄存器：a,更新模式设置为外部信号更新模式，且DDS工作在Single模式下，即寄存器0x1F=0x00；b,参考时钟为150MHz,要输出30M的信号，无需倍频，无需开PLL低通滤波。c,电源只打开I通道DAC和数字部分，寄存器0x1D=0x14；3,所有的AD9854完成模式设置后，内部更新时钟寄存器计数到0时，步骤2的设置才真正更新。此时由于频率控制字为0，因此相位累加器不工作，始终为0。4,按以上步骤完成所有AD9854的初始设置后，使用串行传输向各AD9854写入频率转换字#1和相位偏置寄存器#1。5,完成所有AD9854的频率和相位设置后，给一个全局的外部更新信号Update，此时各路AD9854就开始同步工作。注意Update信号的时序要求非常严格，最好满足下图的时序。完成各路AD9854的初次同步输出后，若改变频率控制字，就不能在保证相位的正确设置了，此时可以设置特殊寄存器位ACC0(0x1F的6，7位)强制清零，然后再同步恢复的方式实现相位累加器输出的同步。宽频运放实现原理宽频运放采用的是AD8055和AD603芯片及外围电阻电容构成的。输入信号进过AD8055构成的射随电路（射极输出器的输出电阻很小，带负载能力强。）(射极输出器特点：?电压增益小于近似等于1，输出电压与输入电压同相，输入电阻高，输出电阻低。?射极输出器的使用?1、将射极输出器放在电路的首级，可以提高输入电阻。?2、将射极输出器放在电路的末级，可以降?低输出电阻，提高带负载能力。?3、将射极输出器放在电路的两级之间，可以起到电路的匹配作用。)射随电路输出输入到AD603构成的可变增益放大电路，通过调节各个滑阻可以调节输入1脚和2脚的电压，从而调节放大倍数。首级AD603放大后再经过次级AD603用相同方法调节放大倍数，两级放大联调，确保基本达到放大要求和信号不失真。两级放到后输入到AD8055构成的射随电路（该级射随的目的是可以降?低输出电阻，提高带负载能力），该级射随电路输出信号输入到AD8055构成的固定增益运放电路，输出满足增益要求的信号。系统软件实现两部分MSP430控制AD9854产生固定频率或者扫描频率的两路正交信号。参考大标题二步骤：1.初始化AD9865 函数——init_