中电网FPGA培训结业答辩报告(SOPC)--张义伟.pdfVIP

中电网FPGA 培训结业答辩报告 中船重工集团公司第 709 研究所产品研发部 张义伟 1. 对当前技术发展的认识和看法 1.1 FPGA 与ASIC 的前景及比较 ASIC 和 FPGA 都是集成电路(IC)，但又互有区别。专用集成电路(ASIC)如其名称所示， 是专门满足某种电子产品或系列产品的特定应用需求的硬接线硅芯片，用于各种消费电子产 品和工业产品中。 现场可编程门阵列(FPGA)包括成千上万个逻辑单元，通过可编程开关连接起来，通过单 元的逻辑互联来满足不同的设计要求。除了逻辑块之外，FPGA 的其他可编程元件为 I/O 块 （作为内部单线路和芯片外部引脚的接口）以及互联接口（将其他元件的 I/O 信号路由至 适当的网络）。可重复编程的功能是此类器件的最大优势。 结构式 ASIC构成上述方法的中间地带，它用金属基层对众多应用共有的设计元素（逻 辑单元、存储器、I/O 等）进行预制造。针对特定应用的数据可在最终几个金属层中添加， 这就大大减少了掩模层的数量，并将低了开发的预研成本。 一般来说，ASIC 用于大型项目，而对于需要快速投放市场且支持远程升级的小型项目， FPGA 则更为适合。ASIC和 FPGA 供应商对这两种技术孰优孰劣不能达成共识，对适合的应用 领域也持不同看法。上述技术及其衍生技术将可能在今后一段时间内长期存在。 Altera Corp指出，FPGA技术的主要优势仍是产品投放市场的时间较短。在目前新增的 设计方案中，对 FPGA 的选择倾向超过 ASIC。ASIC 技术有其价值所在，它的性能、密度和单 位容量都相当出色，不过随着 FPGA的发展和 ASIC 的开发成本不断上升，将会导致 ASIC 的 市场份额不断缩小。在上述趋势之后发挥作用的，正是 FPGA 在性能、密度和制造成本上的 发展。 高性能曾经是 ASIC 超出FPGA 的优势，当时 FPGA在性能和功能上都较逊色。随着芯片 的制造工艺从 180nm 发展到 130nm甚至 90nm，上述情况发生了很大变化，现在 FPGA 的性能 已经能够满足大多数应用的需要，而密度水平则达到逻辑设计的 80%。 Altera 指出，较早期的 FPGA 仅用于原型开发或低容量/低密度应用，现在该技术已经 在消费电子产品中得到大规模使用，也在高密度应用中得到一定应用。最高密度的 FPGA (90 nm)其单价仍明显高于 ASIC。但是，即便就最高密度的应用而言，当综合考虑到开发和 NRE 成本等因素后，结果仍倾向于 FPGA技术。 FPGA 也面临着挑战。高密度芯片的静态功耗和尺寸限制就是 FPGA 的问题，因为可编程 的芯片需要更多晶体管来执行逻辑功能。尽管 FPGA 工艺已经向新式的更小型工艺技术发展， 但工艺级、电路级和架构级创新似乎日益受到功耗问题的约束。FPGA开发还面临着一些问 题，与 ASIC相比，FPGA的弱点在于性能慢、密度低、功耗大，目前性能和密度问题已基本 解决，功耗问题成为芯片供应商面临的最大挑战，尤其是进入深亚微米节点后，漏电流的增 加会导致静态功耗上升。FPGA 的布线电容是 ASIC 的10到 100 倍，并具有更大的线迹和大 量的晶体管，这些晶体管虽然不会在电路工作中使用，但是却仍然产生泄漏功率。与此同时， OEM 对降低功耗、延长电池的使用时间与降低成本和体积等方面的需求还会攀升。如果能解 决功耗问题，未来 FPGA至少能夺走更多的 ASIC市场份额。 降低 FPGA 功耗的比赛才刚刚开始，尽管目前看来 FPGA 还没有办法将功耗降低到 ASIC 的功耗等级，但并不说明没有解决办法，在市场的推动下，各个公司会投入大量资源开发低 功耗技术，会使 FPGA 的功耗越来越接近 ASIC。 在 Altera 公司的 Quartus 工具中，就可以对嵌入式 RAM 模块的功率进行监控映射，能 够将时钟周期内处于活动状态的RAM数目最小化。该方案可以将存储器的动态功率降低21%， 将总动态功率降低 7%，而性能和逻辑方面的牺牲仅为 1%。 目前要解决的是“专用集成电路”和“可编程器件”之争。而最终解决方案是否是混合 芯片技术，让我们拭目以待。 所以，有人提议采用 eASIC 架构。该架构采用单一金属掩膜来刻蚀和互连基于 SRAM逻 辑单元的阵列。这些单元可以被刻蚀成固定逻辑、高速 SRAM 或可编程逻辑。单一掩膜可提 供一次性工厂