计算机系统组成与工作原理.pptVIP

* 三线菊花链仲裁原理 任一主控器Ci发出总线请求时，使BR＝1 任一主控器Ci占用总线，使BB＝1，禁止BG输出 主控器Ci没发请求(BRi=0)，却收到BG(BGINi＝l)，则将BG向后传递(BGOUTi＝l) 当BR＝1，BB＝0时，仲裁器发出BG信号。此时，BG＝1，如果仲裁器本身也是一个主控器，如微处理器，则在发出BG之前BB＝0时，它可以占用一个或几个总线周期 若Ci同时满足：本地请求(BRi=1)；BB=0；检测到BGINi端出现了上升沿。接管总线。 Ci接管总线后，BG信号不再后传，即BGOUTi＝0 * 各主控器有独立的总线请求BR、总线允许BG，互不影响 总线仲裁器直接识别所有设备的请求，并向选中的设备Ci发BGi 特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定； 优点：总线请求响应的速度快； 缺点：扩充性较差； 并行仲裁 总线仲裁器 C1 C2 Cn 总线 … BR1 BG1 BR2 BG2 BRn BGn … BB BCLK（总线时钟） * 串并行二维仲裁 从下一设备 主模块1 主模块2 主模块3 允许BG 请求BR 忙BB 总线仲裁器 …… 主模块4 到下一设备 综合了前两种仲裁方式的优点和缺点 * 2.3.4 总线带宽 总线带宽(bus band width) 表示单位时间内总线能传送的最大数据(bit)量 用“总线位宽×数据周期数×时钟频率”表示 总线位宽：数据信号线的数目 总线复用；成本、串扰； 数据周期数：每个时钟周期内传送数据的次数 有些几个周期才能传输1个数据 时钟频率 总线偏离（skew）、兼容性 * 总线共享技术 数据压缩技术 多级编码技术 各种调制解调技术 时分复用 频分复用 * 2.3.5 总线时序 总线操作：计算机系统中，通过总线进行信息交换的过程称为总线操作 总线周期：总线设备完成一次完整信息交换的时间 读/写存储器周期 读/写IO口周期 DMA周期 中断周期 多主控制器系统，总线操作周期一般分为四个阶段 总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段 单个主控制器系统，则只需要寻址和传数两个阶段 * 总线时序 总线时序是指总线事件的协调方式，以实现可靠的寻址和数据传送 总线时序类型 同步：所有设备都采用一个统一的时钟信号来协调收发双方的定时关系 异步：依靠传送双方互相制约的握手(handshake)信号来实现定时控制 半同步：具有同步总线的高速度和异步总线的适应性 * 同步并行总线时序 特点 系统使用同一时钟信号控制各模块完成数据传输 一般一次读写操作可在一个时钟周期内完成，时钟前、后沿分别指明总线操作周期的开始和结束 地址、数据及读/写等控制信号可在时钟沿处改变 优点：电路设计简单，总线带宽大，数据传输速率快 缺点：时钟以最慢速设备为准，高速设备性能将受到影响 同步时钟 地址信号 数据信号 控制信号 延时 * 异步并行总线时序 特点：系统中可以没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动作 优点：全互锁方式可靠性高，适应性强 缺点：控制复杂，交互的联络过程会影响系统工作速度 地址信号 数据信号 主设备 联络信号 从设备 联络信号 ① ③ ② ① 准备好接收 （M发送地址信号） ③已收到数据 （M撤销地址信号） ④ ④完成一次传送 （S撤销数据信号） ②已送出数据 （S发送数据信号） * 半同步并行总线时序 特点：同时使用主模块的时钟信号和从模块的联络信号 优点：兼有同步总线的速度和异步总线的可靠性与适应性 Ready信号可作为慢速设备的异步联络信号 CLK信号作为快速设备的同步时钟信号 * 2.3.6 串行总线 串行总线上的信息则按位传输，通常只需1根或2根数据线，没有地址总线、控制总线 采用差分信号(differential signal)传输技术 具有低功耗、低误码率、低串扰和低辐射等优点 高速串行总线的三大特征 差分信号传输 以数据包形式传送信息(地址、数据、命令) 点对点通信 串行通信的通信方式、距离、速率、差错控制、传输方式 COM口 RS-232、RS-485 串行通信接口 USB接口 SPI/QSPI 串行扩展接口 I2C Microwire * 串行数据的通信方式 单工 半双工 双工 多工 * 串行通信传输距离 串行数据在基带传送方式下（指信号按原样传输），通常只能传输几十米至几百米，并且传输速率越大，传输距离越短 调制解调方法包括频移键控FSK、幅移键控ASK、相移键控PSK等方式 串 行 接 口 MODEM MODEM 计 算 机 串 行 接 口 计 算 机 串 行 接 口 …… * 串行通信传输速率 比特率(bps)：系统单位时间内传送有效二进制数据的位数 波