多组数据存储和动态显示秒表设计实验报告.docVIP

多组数据存储和动态显示秒表设计实验报告 设计思路 整个设计将秒表分为三个功能模块：信号产生模块，控制与存储模块，显示模块 其结构图如下： 设计目标 精度： 0.01秒 最大计时长度： 1 小时 需要数码管： 6 个 同时记录数据： 5 组 输入按键： 2 个 设计过程 本设计采用MAXPLUSⅡ开发工具，并混合输入方式。基本电路单元，控制与存储模块和显示模块采用文本输入方式，其余采用图形输入方式。 基本电路单元设计 1）十进制计数器 其源程序见附录。 其中TOHIGH为进位，当计数从9变为0时，TOHIGH高电平，其余时候为低电平。编译通过之后，进行时序仿真，检查波形及延迟时间，若与设计相符，则将其生成宏功能模块，以counter10.sym文件存在，可供高层模块调用。 2）六进制计数器 其源程序见附录。 六进制计数器与十进制同理，只须将9改为5即可。 功能模块设计 1）信号产生模块 该模块又分为3各个模块：手控信号产生模块，时钟信号产生模块，计数模块。 其结构图如下： 手控信号模块由十进制计数器，D触发器和反向器构成，其作用是将输入信号转换为稳定的长度为1ms的脉冲信号。其原理图如下； 时钟信号产生模块由十进制计数器级联而成，当输入1MHz信号时，产生10KHz控制扫描信号，10KHz输出扫描信号和100Hz计时脉冲，其原理图如下： 计数模块由十进制计数器和六进制计数器构成，当输入100Hz信号时，计数精度可达1/100秒，并产生分、秒和1/100秒的输出信号。其原理图如下： 以上3个模块编译通过后，编译通过之后，进行时序仿真，检查波形及延迟时间，若与设计相符，则将其生成宏功能模块，以*.sym文件存在，可供高层模块调用。将其生成宏功能模块，再调入到新的图形编辑器里进行编辑，再编译生成的新模块，即是信号产生模块。 2）控制与存储模块 本模块采用文本输入，并采用状态机设计方式，共设定13个状态。其中3个基本状态， 5个存储状态和5个读数状态。 其状态转移图如下： 其源程序见附录 其中，MEMORY1, MEMORY2, MEMORY3, MEMORY4, MEMORY5为5个存储器，choice 为状态显示器。当a,b有控制信号来时，choice状态随之变化，从而实现在各个状态之间的转换。其中a为基本模式控制键，可实现在基本状态之间的转换；而b可实现在存数或读数状态内部的连续切换。但只有在暂停状态下，并且b来一个控制信号，计数器复位。 编译通过后，进行时序仿真，检查状态波形是否与输入信号变化一致，若与设计相符，则将其生成宏功能模块，control_5.sym,供高层模块调用。否则，检查与不符波形所对应的源程序。直到找出原因并作相应修改。 3）显示模块 该模块主体是一个六进制计数器，它利用人眼视觉的记忆特性，通过快速循环扫描各端口，给人以六个数码管同时输出的假象，以达到节约引脚资源和能量的目的。其源程序见附录。编译通过后，编译通过之后，进行时序仿真，检查各状态是否以扫描时序变化，若与设计相符，则将其生成宏功能模块display.sym,以供高层模块调用。 模块综合 将已生成的generate.sym,control_5.sym和display.sym调入顶层文件miaobiao.gdf,编译通过后，编译通过之后，进行时序仿真，检查所有信号与状态变化是否与设计相符。若与设计相符，则将其生成宏功能模块，以counter10.sym文件存在，可供高层模块调用。在此处，需注意反馈信号，如清零信号clr. 心得体会 几个关键问题 十进制计数器源程序不能通过 原理图输入输出引脚问题，未接好，宽度不匹配 采用状态机控制，存储多组数据 动态扫描输出，节约引脚资源 初始态 0000 计数态 0001 存数一 0011 存数二 0101 存数三 0110 存数四 0111 读数一 0100 存数五 1000 读数五 1100 读数三 1010 其余状态xxxx xxxx 暂停态 0010 读数四 1011 读数二 1001