一种高增益低功耗CMOSLNA设计.pdfVIP

2011 年第04 期，第44 卷 通 信 技 术 Vol.44，No.04,2011 总第232 期 Communications Technology No.232,Totally 一种高增益低功耗CMOS LNA 设计 江波，王宁章，卢安栋，罗婕思 （广西大学 计算机与电子信息学院，广西 南宁 530004） 【摘 要】采用TSMC0.18 m CMOS 工艺，利用ADS2008 软件仿真，设计了一种高增益的CMOS 低噪声放大器。与传 统的共源共栅结构相比，该电路在晶体管M3 的栅源极处并入电容C1，以增加系统抗干扰能力；并在级间引入一并联电感和 电容与寄生电容谐振，以提高增益。仿真结果表明，在2.4 GHz 工作频率下，该电路的增益大于20 dB ，噪声系数小于1 dB ， 工作电压为1.5 V ，功耗小于5 mW ，且输入输出阻抗匹配良好。 【关键词】CMOS；低噪声放大器；高增益；输入输出阻抗匹 【中图分类号】TN710；TN432 【文献标识码】A 【文章编号】1002-0802(2011)04-0175-03 Design on High-gain and Low-power CMOS Low-noise Amplifier TANG J iang-bo, WANG Ning-zhang, LU An-dong，LUO Jie-si (School of Computer and Electronics Information, Guangxi University, Nanning Guangxi 530004, China) Abstract】A low-power CMOS LNA with ADS2008 based on TMSC’s 0.18 m CMOS technology is designed and simulated. Compared with traditional cascade structure, this circuit, with a capacitor C1 inserted between gate and source of transistor, could improve anti-interference ability of the system, while with an inductor and capacitor resonance in inter-stage parasitic capacitor, could improve the system gain. Simulation results indicate that, operating at 2.4GHz, the circuit could achieve a gain of above 20 dB and a noise figure of below 1dB, the power dissipation is below 5mW from 1.5V supply, and the input output impedances match well. 【Key words】 CMOS; low-noise amplifier；high-gain; input and output impedances match 0 引言 1 理论分析 在传统的无线接收机中，射频前端一般是采用双极型、 源简并电感型结构是目前应用最广泛的低噪声放大器， GaAs 或BiCMOS 工艺，功耗大且不易与数字处理部分集成。 该结构的特点是可得到具有正实部的输入阻抗，并在功耗受 [3] 随