基于CORDIC的基4-IFFT%2fFFT算法的硬件实现.pdfVIP

第33卷第5期 杭州电子科技大学学报 、『d．33．No．5 of a Oct．2013 2013年10月 Joumalm咖DianUniveasity doi：t0．3sc,9／j．i|ln．1001-9146．2013．05-039 基于CORDIC的基4一IFFr／FFT算法的硬件实现 王玉华，温浩，任宏亮，覃亚丽 (浙江工业大学信息学院，浙江杭州310023) 摘要：该文给出了一种基于CORDIC的基4一IFFT／FFT算法，只需加减法和移位即可实现乘法。在 QIm栅II上建立了—个VHDL无乘法器递归结构的仿真模型进行验证，在Cyclone1I系列的开发板 上完成硬件实现。实验结果表明，对于1024点的FFr运算，该文给出的算法相比于级联结构可节省 55％的硬件资源。对于20MHz下的64点FFr运算，时间约为13炉。整个算法成本低，速度较快又 采用