- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
8.场效应晶体管的补充II.ppt
半导体器件原理 南京大学 改变阈值电压的趋势(降低阈值电压保持电流不变,采用低高结)并充分利用陡峭的亚阈值斜率。 同时低温下金属互连也有较大的改进,使互连RC延迟减小。 半导体器件原理 南京大学 4. MOS电容的应用 半导体器件原理 南京大学 半导体器件原理 南京大学 半导体器件原理 南京大学 半导体器件原理 南京大学 半导体器件原理 南京大学 半导体器件原理 南京大学 半导体器件原理 南京大学 半导体器件原理 南京大学 半导体器件原理 南京大学 ?交迭电容 半导体器件原理 南京大学 3。栅电阻: 0.25um以下器件中栅RC延迟不能忽略 对大电流器件, 多指形的栅版图设计与源漏区的交叉分布. 半导体器件原理 南京大学 4。互连电阻与电容 (1)互连电容 在CMOS反相器或与门中可忽略, 但在VLSI芯片或系统中, 互连电阻与电容将对性能起重要的作用. 半导体器件原理 南京大学 半导体器件原理 南京大学 当金属线或间距尺寸与绝缘或线厚度大致相等时,总电容显示一较宽的最低值. 半导体器件原理 南京大学 (2)互连的等比例缩小 所有线性尺寸, 金属线长度、宽度、厚度、间距和绝缘层厚度均等比例缩小. 半导体器件原理 南京大学 (3)互连电阻 局域的互连:尺度的缩小不导致RC的问题 (4)大尺度互连的RC延迟(不同的等比例缩小规则) 半导体器件原理 南京大学 半导体器件原理 南京大学 2.3 CMOS 延迟对器件参数的依赖 开关电阻、输入电容和输出电容 延迟传递和延迟方程 (1) CMOS反相器链的延迟传递 半导体器件原理 南京大学 (2) 延迟方程:开关电阻、输入与输出电容(有负载) 三级输出: 半导体器件原理 南京大学 (3) CMOS延迟等比例变化:理想情况下将等比例减小。 电阻减小两倍,而电容基本不变(单位电容增加) 但实际并非如此,因阈值电压与关断电流的矛盾。 半导体器件原理 南京大学 2. 延迟对沟道宽度、长度和栅氧化层厚度的依赖 (1)CMOS延迟对pMOSFET/nMOSFET宽度比的依赖 半导体器件原理 南京大学 (2)器件宽度效应与负载电容 增大宽度将减小开关电阻,改善延迟。 插入一缓冲区(宽度k)或驱动器,以提高驱动能力,减小负载延迟。 半导体器件原理 南京大学 (3)延迟对沟道长度的依赖 速度饱和 半导体器件原理 南京大学 反相器的延迟随沟道长度线性地改善(在设计范围内) 半导体器件原理 南京大学 (4)延迟对栅氧化层厚度的依赖 薄氧化层对延迟影响较小,但可减小沟道长度,提高器件性能。 半导体器件原理 南京大学 半导体器件原理 南京大学 3. 延迟对电源电压和阈值电压的影响 半导体器件原理 南京大学 电源电压与阈值电压设计平面中的功率与延迟的折衷 半导体器件原理 南京大学 4. 延迟对寄生电阻和电容的依赖 (1)延迟对寄生电阻的依赖 半导体器件原理 南京大学 2)延迟对交迭电容的依赖 半导体器件原理 南京大学 (3)米勒效应:电容两边的充电电压随时间而改变所引起 半导体器件原理 南京大学 (4)延迟对结电容的依赖 半导体器件原理 南京大学 2.4 先进CMOS器件与MOS电容的应用 SOI CMOS SOI 衬底由氧离子注入(SIMOX)和键合技术,材料技术与现有CMOS兼容性的进步,使之特别适合于VLSI的应用。 半导体器件原理 南京大学 特性: ?很小的结电容,源漏的结电容几乎被消除 ?无体效应,如双端与门中,N1的阈值电压不会由于体效应而下降,因为它们的体电势会随源而变化(Vx )。 ?免除软偏差,结端积累的少数载流子(硅中高能辐射产生)会扰乱逻辑存储态,而埋藏的氧化层将大幅度减少受离化辐射的体积。 (1)部分耗尽和全部耗尽SOI MOSFETS ?部分耗尽:硅层厚度大于最大栅耗尽层厚度 ?全部耗尽:硅层厚度小于最大栅耗尽层厚度 半导体器件原理 南京大学 ?长沟道器件FD SOI MOSFETS的亚阈值斜率接近理想值(体效应系数接近1,Wdm很大)?低阈值电压和工作电压。 ?短沟道器件中,埋层氧化层象一宽的栅耗尽区,使源漏电场极易穿过而导致差的短沟道效应。 ?在PD SOI MOSFETS中,中性区的存在导致浮置的体效应,在一特定情况下会提高电路速度,但漏电流的过冲则总是存在的。中性区的电位依赖于开关频度。 (2) SOI CMOS性能参数(强烈依赖于负载) 半导体器件原理 南京大学 半导体器件原理 南京大学 2. SiGe 或应变硅MOSFET SiGe 或应变硅中载流子的迁移率较体硅中有一增加 ?空穴迁移率在张应力或压应力下均增加(简并度的解除和传导质量的减小) ?电子迁移率在张应力下增加(传导质量的减小导致较低的两个能谷的电子
原创力文档


文档评论(0)