数字信号处理技术及其应用 教学配套课件 刘丽钧 2.10外部总线.pdfVIP

2.10 外部总线 1. 外部总线接口 数据总线、地址总线及一组用于访问片外存储器与I/O 端口的控制信号。 外部接口总线是一组并行接口。它有两个互相排斥的 选通信号MSTRB和IOSTRB，前者用于访问外部程序 和数据存储器，后者用于访问I/O设备。读写信号R/W 控制数据传输方向。 2. 外部总线的优先级： 在流水线中CPU可以同时访问多条总线。但是，在一 个周期只能访问一个外部设备，当发生冲突时，数据 操作比程序存储器取指的优先级高，只有所有的CPU 数据操作完成才能开始程序存储器取制。 3. 外部总线控制： C54x DSP有两个单元控制外部总线：等待状态发 生器和分区转换逻辑。 这两个单元分别由两个存储器控制：软件等待状 态寄存器SWWSR和分区转换控制寄存器BSCR,地 址分别为数据存储器中的0028h和0029h 。 软件可编程等待状态发生器可以将外部总线周期 扩展到7个机器周期,这样DSP就可以与外部的慢速 器件进行接口。 分区转换逻辑允许C54x DSP在外部存储器分区之 间行切换时不需要为存储器插入外部等待状态。 外部总线接口定时 1. 存储器寻址定时 注意：1）在存储器读/写数据有效段，存储器选通信号 MSTRB为低电平，持续期至少一个CLKOUT周期。 2 ）在CLKOUT转变周期内： a. MSTRB为高电平。 b. R/W 变化一定发生在CLKOUT的上升沿； 当前CLKOUT周期上升沿的前一个周期是存储器写周期 或当前CLKOUT周期上升沿的前一个周期是存储器读操 作，紧跟着一次存储器写操作或I/O读写操作，地址变化 发生在CLKOUT的上升沿；其他情况地址变化发生在下 降沿。 3 ）地址变化，PS、DS或IS也变化。 2. I/O寻址定时 在不插入周期的情况下，对I/O设备读/写操作要2个机器 周期，期间地址变化一般都发生在CLKOUT的下降沿 （若I/O寻址前1次是存储器寻址，则地址变化发生在 上升沿）。I/O 设备选通信号IOSTRB低电平有效是从 CLKOUT的1个上升沿到下一个上升沿，持续一个机 器周期。 具体如书中的I/O 操作定时图 复位和IDLE3省电工作方式 1. 外部总线复位定时 复位输入信号RS有效时间必须保持至少2个CLKOUT 周期 复位后外部总线状态： 1）RS变为低电平后4个机器周期，PS、MSTRB和 IAQ均变为高电平。 2 ）RS变为低电平后5个机器周期，R/W变为高电平， 数据总线高阻状态，地址线上为FF80h。 3 ）器件内部也进入复位状态。 RS结束后： 1）RS变为高电平后5个机器周期，PS变为低电平。 2 ）RS变为高电平后6个机器周期，MSTRB和IACK 变为低电平。 2. IDLE3省电方式的定时 在这种方式下，PLL完全停止工作，降低功耗。 利用外部中断（INTn、NMI和RS）可以结束IDLE3省电 工作方式。退出省电工作方式时，必须重新启动 PLL，在CPU恢复工作以前锁定好相位。 用INTn、NMI “唤醒”IDLE3：当中断引脚为低电平时， PLL计数器对输入的时钟进行减法计算，计数器减到0 后，锁相的PLL输出加到内部逻辑电路中，C54X退出 IDLE3方式。 用复位法“唤醒”IDLE3：要求RS低电平大于50us，保证 PLL有50us的锁存时间，使PLL和CLKOUT都稳定。 6. 保持方式: C54x有两个信号HOLD （保持请求信号）和HOLDA （保持响 应信号），允许外部设备控制处理器片外的程序,数据和I/O 总线。 工作过程：当CPU收到来自外部的HOLD信号后，经过3个机 器周期后将HOLDA输出信号置低电平，外部地址总线、数 据总线和控制信号均变成高阻状态，进入保持工作方式。 状态寄存器ST1中的HM位决定两种工作方式 HM=1，为正常保持方式和并行DMA操作方式。HOLD 为