计算机组成原理5.pptVIP

计算机组成原理 第五章 存储器 5.1 概述 5.1.1存储器分类 1．按存储介质分类 半导体存储器：体积小、功耗低、存取时间短、集成度高，所以用于主存储器即内存 磁表面存储器：容量大、价格适中、存取时间短。常用于计算机的机内辅助存储器。 光存储器：密度高、可靠性高、互换性强，常用于计算机的机外存储器。 2．按信息的保存时间分类 5.2 主存储器 5.2.1主存储器的基本结构 1、存储器的基本组成 （1）存储矩阵 构成存储器的基本单位是位元，它能存放一位二进制信息。一般一个存储元包含1位，4位或者8位的位元，由若干个存储元组成一个存储单元。然后由许多存储单元组成一个存储体。存储元通常排列成矩阵形式，如32×32，由行选、列选线选中所需的单元。 （2）地址译码驱动线路 这部分的作用就是将地址总线送来的地址码送至地址寄存器，然后由译码驱动线路翻译成对应存储单元的驱动信号，以便从存储体中选中指定的存储单元。 （3）读写控制 存储器有自己的工作时序，但仍是在CPU的控制下进行的，因此控制线路接收来自CPU的启动、读、写等命令，经过处理与加工产生一组时序信号来控制存储器各部分进行读／写操作。 2、存储器的基本操作 读操作：是将CPU送来的地址送地址寄存器（MAR），通过译码，选择存储体中与地址相对应的存储单元，从中读出信息，放大后送数据寄存器(MBR)，然后根据需要经数据总线送到存储器以外的其它部件去，而存储单元的内容不能被破坏。 写操作：它与读操作相反，是将需要存储的信息送到数据寄存器，然后将它写入根据地址译码选中的存储单元。内。 5.2.2主存的技术指标 （1） 存储容量 字节： 字长： 存储空间： （2）存储速度 存取时间：指存储器从接收到CPU发来的地址起，到从该地址取出和存入一个数据所需的时间。 存取周期：存储器进行连续2次独立的存储器操作所需的最小时间间隔。 存储器带宽：每秒从存储器进出信息的最大量。 2、存储器与CPU的连接 存储器与CPU的连接包括地址线、数据线和控制线的连接。 （1） 地址线的连接 （2） 数据线的连接 （3） 读/写命令线的连接 （4） 片选信号线的连接 （5）合理的芯片选择 [例1] 假定使用1K×4位2114存储芯片，组成一个1K×8位的存储器。 （2）字扩展 [例2] 假设使用1K×8位的芯片，组成一个8K×8位的存储器。 [例3]用1K×4的2114芯片组成2K×8的存储器系统。 5.2.4 高级DRAM技术（自己看书学习） EDRAM： SDRAM(Synchronous DRAM)： DDR SDRAM： ?RDRAM： 5.3 辅助存储器 （略) 5.4 Cache 假设主存的地址码为n位，则其共有2n个单元，将主存分块（block），每块有K个字，则一共可以分成M=2n/K块。Cache由C个同样大小的块组成，由于其容量小，所以块的数目C很小（CM），也就是说，在某个时刻，主存中只有一小部分块的内容可存放在Cache中。 在Cache中，每一块外加有一个标记，指明它是主存中哪一块的副本，所以该标记的内容相当于主存中块的编号。当CPU发出读请求时，将主存地址n（或n的一部分）与Cache某块的标记作比较，根据比较结果是否相等区分出两种情况：比较相等时，则直接访问Cache，CPU与Cache之间传送一个字；若比较不相等时，说明需要的数据尚未调入Cache，那么就要把该数据所在的块从主存中调进来。 5.4.2 地址映射 2、全相联映射 地址映象规则：主存的任意一块可以映象到Cache中的任意一块(1) 主存与缓存分成相同大小的数据块。(2) 主存的某一数据块可以装入缓存的任意一块空间中。 5.4.3 替换策略 1．先进先出(FIFO) 策略 FIFO（First In First Out）策略总是把一组中最先调入Cache存储器的字块替换出去，它不需要随时记录各个字块的使用情况，所以实现容易，开销小。 2．近期最少使用(LRU) 策略 LRU(Least Recently Used) 策略是把一组中近期最少使用的字块替换出去，这种替换策略需随时记录Cache存储器中各个字块的使用情况，以便确定哪个字块是近期最少使用的字块。LRU替换策略的平均命中率比FIFO要高，并且当分组容量加大时，能提高该替换策略的命中率。 5.4.4 Cache写策略 1、写回法 当CPU对Cache写命中时，只修改Cache的内容不立即写入主存，只当此行被换出时才写回主存。 2、全写法 当写Cache命中时，Cache与主存同时发生写修改，当写Cache未命中时，直接向主存进行写入。 3、写一次法 基于写回法并结合全写法的写策略。写命中与写未