《龙芯3号多核处理器设计及其挑战》--- 胡伟武.docVIP

《龙芯3号多核处理器设计及其挑战》--- 胡伟武 　　很荣幸在计算机事业五十周年的时候有机会做这个报告，我的报告题目是龙芯3号多核处理器设计及其挑战。我报告还是涉及多核处理器的发展趋势，龙芯处理器总体情况，主要介绍一下龙芯3号设计目标和设计挑战。 　　让我说多核处理器的发展趋势，就一句话，就是处理器结构正处在转折期，主频至上的时代已经结束，摩尔定律关于主频部分的终结，晶体管资源还在增加，性能功耗比继性能价格比后成为重要的设计指标，网络和媒体的普及导致计算机应用的变化，处理器经历了简单到复杂，再到简单 // UltraSPARC T1是升阳电脑所研发的微处理器，而处理器还在开发阶段时的研发代号称为“Niagara，尼亚加拉瀑布”，之后在2005年11月14日正式研发完成并发表。UltraSPARC T1是一颗多核心（执行核）、多绪（执行绪）的CPU，且针对服务器运算的运用需求而强化省电设计，在1.2GHz运作时脉下的典型用电为72W（Watt，瓦、瓦特）。 UltraSPARC T1衍生自UltraSPARC系列微处理器，它是升阳电脑公司的第一颗多核多绪处理器，这颗处理器内可以有4个、6个、8个CPU核心，且每个核心最多可同时执掌、处理4个执行绪，如此UltraSPARC T1处理器在最理想状态下可同时执行32个执行绪。 UltraSPARC T1的运作与升阳电脑的高阶对称处理（SMP）系统很近似，它具有系统分割能力，可以将一个或数个核心切割成一个分区（Partition），然后在分区内执行一个或数个程序（Process）及执行绪（Thread），此外待执行的程序、执行绪也可以尽速派送或转移给其他较闲余的执行核心，进而增加整体执行效率。 [编辑] 核心 UltraSPARC T1是针对多绪执行而设计的特殊处理器，它运用新的架构来获取高执行效率，而不是为单一个执行核心加入更多智慧化、最优化的心力设计，升阳的目标是在同一时间内尽可能执行、处理多个执行绪，使每个执行核心的执行管线能达到最大的使用率。 此种作法目前来看似乎成效不错，现有的基准标竿测试证实UltraSPARC T1内的每个执行核心确实更有效率，这是与约2001年的UltraSPARC III相比，UltraSPARC III是一颗单核、单绪，且能完整执行SPARC v9指令集的处理器。 UltraSPARC T1内虽有8个执行核心，但每个执行核心的结构复杂度并不如现有的高阶处理器，而且每个执行核心也不具备超序执行（out-of-order execution，简称：OOO，也称乱序执行）的能力，也没有配属大容量的快取内存。单绪型的处理器极倚赖大容量的快取内存来提升执行效能，原因是：一旦在快取内存中抓取不到所需的资料（称为：漏失，miss）时，就必须从主内存中去提取（fetch）资料，而增加快取内存的容量可减少漏失的机率，不过即便如此，漏失对效能依然是很大的冲击影响。 相对的，UltraSPARC T1的核心是运用多执行绪的处理特性来避开快取漏失所造成的效能冲击，当快取漏失发生时，核心会转去处理另一个执行绪（在此假设还有其他可放置的待处理位置，每个核最多可执掌4个执行绪），在处理的同时，原先漏失的的需求资料，也会在这时候以背景作业的方式自外部主内存提取到处理器内。如此虽然每个执行绪的处理速度会较慢，但每个核心的整体处理进出量及运算利用率反而是大幅提高。而这也意味著快取漏失的冲击影响被大幅降低，这样UltraSPARC T1就能以较少的内建快取内存而仍可维持大量的进出处理执行效率，快取内存的容量不再需要大到得容纳执行核心所需的所有资料或绝大多数的资料，只要能容纳每个执行绪最近所漏失而必须提取至处理器内的资料。 // 和复杂的过程。 　　摩尔定律不是性能定律，以前摩尔定律被赋予很多性能的含义，每1.5年性能提高一倍，摩尔定律真正含义是关于晶体管数目和晶体管开关速度的定律。Intel是摩尔定律的倡导者，根据Intel自己的资料，从486到奔四性能提高了 75倍，有13倍来自工艺的改进，6倍是来自结构的改进。每代微处理器最大的片内时钟频率是上代产品的两倍，其中1.4倍来源于器件按比例缩小，另外 1.4倍来源于流水级中逻辑门数目的减少，如180纳米时是32个等效F04的延迟，而在130纳米时只有26个F04的延迟。 　　晶体管反转延迟按比例缩小导致性能同步增长的趋势在130纳米时已经终止了。工作电压一直往下降也降不下去了。连线延迟的影响，随着工艺的提高线变短了，但也变细了，全局的连线延迟还会不断增长，因为芯片的面积不变。30纳秒一个时钟信号只能穿过芯片的1%面积。结构上不可能无限制细分流水线，一般认为不可能小于10-12F04，考虑latch的延迟，只剩下6-9级F0