极化码编码器的硬件实现.pdfVIP

PARTSAPPPP器LLIICC件A与TIOO应NN用SS薹霸《_● 本【文献信息】舒长青，沙金 ．极化码编码器的硬件实现[J]．电视技术，2014，38(13) 极化码编码器的硬件实现 舒长青，沙 金 (南京大学微 电子所，江苏 南京 210046) 摘【 要】基于信道的组合和分离，当组合信道的数量趋向于无穷大的时候，一部分信道趋向于完美的信道，而一部分信道则趋 向于纯噪声信道，即信道极化现象。基于信道极化现象，可以构造极化码，通过选择性使用比较好的组合信道，其纠错能力理论 上可以达到香农限。提出了一种简单的基于部分并行输入的极化码编码器的硬件结构，并进行了设计与实现。 【关键词】极化码；比特反转；编码器 【中图分类号】TN911．22 文【献标志码】A HardwareImplementationofPolarEncoder SHUChangqing ，SHA Jin (InstituteofMicroelectronics，NanjingUniversity，Nanjing210046，China) A【bstract】Basedonthechannelcombinationandsplit，whenthenumberofcombinedchannelsgoesindefinitelylarge，someofthechannelsbecome perfect，whileothersbecomecompletelynoisy．Thisiscalledchannelpolarization．Basedonhtischannelpolarization，polra codecanbe constructed．By choosingthebetterchannels，polra codecanreachtheShannonlimit．Inthisarticle，asimplehardwraeimplementationofpolra encoderisdesignedand implementedbasedonpartially-praallelinput． 【Keywords】polracodes；bitreversal；encoder 最近 ，由Arikan提出的极化码 ¨ 是编码理论 的一 3，…，Ⅳ)一 (1，3，…，N一1，2，4，…，Ⅳ)。 个重大突破。极化码是 目前唯一的一种有确定构造方式 的能在二进制离散无记忆信道下达到香农容量的信道编 码方式 ，同时，它具有较低的编解码复杂度 O(NlogN)，N 是码长。然而，在实际应用 中，为了达到理想的纠错性能， 极化码的码长一般需要大于2m，故编码器难以对所有信 息比特同时编码 ，否则硬件实现 比较困难 ，本文提出了一 种基于部分并行输入编码器的结构设计。 1 极化码基础 、 对于二元离散无记忆信道 (B—DMCw)，将Ⅳ个 独立的信道 按照一定的方式进行合并，可以获得长度 为Ⅳ的矢量信道 ，即有对于B—DMCw， ： 一Y ，其 图2 基于信道 的信道 中满足N=2 ，n≥0。当n=0时，Wl=W，n=1时 2 极化码编码 的信道合成如图1所示。 2．1 生成矩阵 如图2所示，从信息比特H 通过线性变化得到中间 参量，，l，再经过RN变换，即奇数比特与偶数比特分 离，然后进入两个分离信道 ，也即转变为两个N／2码