计算机组成原理精华部分.docVIP

逻辑电路 1与（and） Y=AB 分析相当于2个开关串联在一条线上，即A和B两个开关，当两者都闭合时电路才是通路；当其中任意一个打开时，电路就是断路（其中包含两者都是打开情况）。 如下图情况： A B Y=AB 0 0 0 0 1 0 1 0 0 1 1 1 其中数字0表示电路中的断路，1表示电路中的通路。 如果输入端A作为控制端，则A的值将会决定输入端 B的值是否能被输出到端口Y。 意思即为：A为0时表示不能输入端口Y，相反亦然。 与表示符号，即该表达式为Y=AB 2或 Y=A+B分析相当于2个开关并联在一条线路上，即开关A和B，当两者只要其中一个闭合电路就是通路（其中包含2个都闭合），当两者都打开时才是断路。 如下图情况： A B Y=A+B 0 0 0 0 1 1 1 0 1 1 1 1 3非 4或非 Y= （—A）（—B）等价于Y= —（A+B）意思就是去括号是中间符号要变号 如图情况： A B Y= —（A+B） 0 0 1 0 1 0 1 0 0 1 1 0 可以利用或非门的输入端A来 控制输入端B。当A=0时，（输入信号被反相输 出）；当A=1时，则不管B的值是什么，Y都为0。 5异或 其运算法则为a异或＝abab（a为非a）。其运算法则为a或＝ab与a+b（a为非a）。 a b 如图情况： A B Y 0 0 1 0 1 0 1 0 0 1 1 1 可以利用同或门的输入端A来 控制输入端B。当A=0时，输入信号B被反相输 出；当A=1时，则B正相输出。 实现半加器的逻辑电路： 设A为被加数，B为加数。本位和为S，本位进 位为C，根据半加器的概念得出半加器的真值表如下： A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 其逻辑表达式如下： S=A 异或B C=AB 半加器逻辑电路图及引脚标注 Y Z A B 接地 图中的1、2、3、4快逻辑芯片分别是1是非门，2和4是与门，3是或门。  选7400集成块 接电源、开关 A到1、4引脚 B接2、12引脚 3引脚接5、13、另一片的1引脚;另一片第2脚接+5V,第3脚接输出 第6引脚接9；第11引脚接10 第8脚输出，测出A、B与Y、Z间的逻辑关系 2全加器的设计 考虑低位来的进位的加法称为全加。完成全加功能的电路称为全加器。 全加器的方框图如图3.2.2所示，从图中可知它有加数A，被加数B，低位向高位的进位Ci三个输入端。有全加和S和向高位的进位C0二个输出端。 (1) 根据全加器方框图及二进制数相加的原则列出真值表加表3.2.2所示。 (2) 根据全加器真值表利用卡诺图可用不同的方案实现全加器。 方案一：利用异或门和与非门实现。 全加和S与向高位进位C0的卡诺图和化简过程如图3.2.3所示。 ????????????????????????????????????? 表3.2.2全加器真值表 A??? B???? C1 S??? C0 0???? 0???? 0 0???? 0???? 1 0???? 1???? 0 0???? 1???? 1 1???? 0???? 0 1???? 0???? 1 1???? 1???? 0 1???? 1???? 1 0???? 0 1???? 0 1???? 0 0???? 1 1???? 0 0???? 1 0???? 1 1???? 1 ?? ?????? 图3.2.2? 全加器方框图?? ???????????? ? ? ? 图3.2.3全加器的卡诺图 (a) S卡诺图??? (b) C0卡诺图 ? 图3.2.4?? 用异或门和与非门构成全加器 ? 根据S和C0的表达式画出逻辑电路图如图3.2.4所示，在化简过程中，我们注意到利用公共项。 方案二：利用与或非门及非门实现。 在中规模组件中一般都采用与或非门和非门来实现全加器，由于全加器有S和C0两路输出，从图3.2.3(b)C0的卡诺图可看出C0可写为： 利用一个与或非门和非门即可形成C0。下面我们利用卡诺图的变换找出S和的公共项，如图3.2.5所示。 ? 图3.2.5? S的卡诺图变换 ? 从图3.2.5中看出 根据C0和S的逻辑表达式画出逻辑电路图如图3.2.6所示。 采用与或非门构成的全加器具