数字电子技术实验_时序逻辑电路(计数器和寄存器)_实验报告.docVIP

时序逻辑电路(计数器和寄存器)-实验报告 一、实验目的 在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。四位二进制（十六进制）计数器74LS16174LSl61是同步置数、异步清零的4位二进制加法计数器74LSl63是同步置数、清零的4位二进制加法计数器74LSl61相同。二者的外部引脚图也相同，如图5.1所示。 表5.1 74LSl61（74LS163）的功能表 清零 预置 使能 时钟 预置数据输入 输出 RD LD EP ET CP A B C D QA QB QC QD 0 × × × × （） × × × × 0 0 0 0 异步清零 1 0 × × DA DB DC DD DA DB DC DD 同步置数 1 1 0 × × × × × × 保 持 数据保持 1 1 × 0 × × × × × 保 持 数据保持 1 1 1 1 × × × × 计 数 加1计数 3．集成计数器实现任意M进制计数器一般情况任意M进制计数器的结构分为3类，第一触发器构成的简单计数器。第二由集成二进制计数器构成计数器。第三移位寄存器构成的移位寄存型计数器。第，当M较小时集成计数器即可以实现，当M较大时，可通过多片计数器级联实现。置数法清零法第三移位寄存器构成的移位寄存型计数器进制 六进制扭环计数器 具有方波输出的六分频电路 图5.1 74LS161（74LS163）外部引脚图 四、实验内容及步骤规模集成计数器74LS16和与非门74LS00，清零进制。环形计数器。环形计数器用74LS1674LS00组成一个具有方波输出的六分频电路。选择适当时钟输入方式及频率（CP接连续波脉冲），用双踪示波器观察并记录时钟与分频输出信号的时序波形。 五、实验结果及数据分析 1．集成计数实验 同步清零和同步置数的十进制加一计数器状态转换过程分别如下所示： 六进制扭环形计数器的状态转换过程如下： 不能自启的计数状态转换图 能够自启的状态转换图 分频实验成功实现了六分频输出，始终和输出波形如下所示： 六、实验总结及改进 本次试验比较成功，通过本次试验，我掌握了同步计数器设计方法与测试方法，还掌握了常用中规模集成计数器的逻辑功能和使用方法，本次试验使我对数字电路设计有了更加深刻的理解，加深了我对相关数电理论的认识，增加了学习数字电子技术的兴趣。 本次实验中，关于同步置数的加一计数器和分频电路，都存在另外的设计思路，这也体现了数字电路设计中的多样性，因此在实际设计中，我们应该努力拓展自己的思路，应用多种角度去思考，以便设计出更加合理高效的电路。 七、实验思考题解答 （1）同步计数器与异步计数器有何区别？计数器与分频器有何区别？ 同步计数器与异步计数器的主要区别在于：同步计数器电路采用统一的时钟脉冲，而异步计数器则没有统一的时钟脉冲。分频器的时钟脉冲CP一定是周期信号，则输出信号也是周期性，输出信号的周期是输入信号周期的M倍，反过来输出信号的频率是输入信号频率的M分之一。计数器的时钟脉冲CP不一定是周期信号，可以是随机脉冲，称为计数脉冲，则输出信号也不一定是周期性。计数器工作目的是纪录计数脉冲个数（递加或递减）以及产生溢出（进位或借位）信号。 （2）集成计数器的同步清零和异步清零有和区别？ 同步清零的实现需要等待触发信号的触发，而异步清零则可直接将电路状态置零，不需要触发输入。 （3）如何判断计数器能否自启动? 从电路的任意状态开始，经过有限次状态变换，电路能够进入有效状态循环，则说明此电路能够自启。 （3）简述用双踪示波器测试多路信号的时序波形的方法。 用双踪示波器同时观察两个频率有倍数关系的信号时,一般选用频率较低的信号作为示波器的内部同步信号。这样操作比较容易得到稳定的观察波形。 （4）在利用数码管或发光二极管观察电路的状态转换规律及用示波器观察时序波形时，时钟输入方式及频率应如何选择？ 电路状态较少时应选数码管或发光二极管以单次脉冲作为触发输入观察状态转换规律，对于复杂的状态转换， ，应选用双踪示波器，以低频时钟信号作为同步信号，观察记录输出与输入时钟信号时序关系和电路状态转换规律。 同步清零法 同步置数法