锁相环CD4046应用介绍.pdfVIP

锁相环CD4046 应用介绍 锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环， 简称PLL 。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较 器（PC ）、压控振荡器（VCO ）。低通滤波器三部分组成，如图1 所示。 图1 压控振荡器的输出 Uo 接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的 平均电压U 大小决定。施加于相位比较器另一个输入端的外部输入信号U 与来自压控振荡器的输出信号 d i U 相比较，比较结果产生的误差输出电压U 正比于U 和U 两个信号的相位差，经过低通滤波器滤除高 o Ψ i o 频分量后，得到一个平均值电压U 。这个平均值电压U 朝着减小VCO 输出频率和输入频率之差的方向变 d d 化，直至 VCO 输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同 步）称作相位锁定。 图2 当锁相环入锁时，它还具有“捕捉”信号的能力，VCO 可在某一范围内自动跟踪输入信号的变化，如果 输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫 VCO 锁定在这个 频率上。锁相环应用非常灵活，如果输入信号频率f 不等于VCO 输出信号频率f ，而要求两者保持一定 1 2 的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。过去的锁相 环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046 是通用的CMOS 锁相环集成 电路，其特点是电源电压范围宽（为3V －18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0 为 10kHz 下功耗仅为600μW，属微功耗器件。图2 是CD4046 的引脚排列，采用16 脚双列直插式，各引脚 功能如下： 1 脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2 脚相位比较器Ⅰ的输出端。3 脚比较 信号输入端。4 脚压控振荡器输出端。5 脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7 脚外接振荡电容。8、16 脚电源的负端和正端。9 脚压控振荡器的控制端。10 脚解调输出端，用于FM 解 调。11、12 脚外接振荡电阻。13 脚相位比较器Ⅱ的输出端。14 脚信号输入端。15 脚内部独立的齐纳稳压 管负极。 图3 图3 是CD4046 内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO ）、线性放大器、源跟 随器、整形电路等部分构成。比较器Ⅰ采用异或门结构，当两个输人端信号U 、U 的电平状态相异时（即 i o 一个高电平，一个为低电平），输出端信号U 为高电平；反之，U 、U 电平状态相同时（即两个均为高， Ψ i o 或均为低电平），U 输出为低电平。当U 、U 的相位差Δφ在0°-180°范围内变化时，U 的脉冲宽度m 亦 Ψ i o Ψ 随之改变，即占空比亦在改变。从比较器Ⅰ的输入和输出信号的波形（如图4 所示）可知，其输出信号的 频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相