基于AMBA总线接口的以太网IP核.pdf

第33 卷 第22 期 计 算 机 工 程 2007 年11 月 Vol.33 No.22 Computer Engineering November 2007 ·工程应用技术与实现· 文章编号：1000—3428(2007)22—0252—03 文献标识码：A 中图分类号：TP393 基于 总线接口的以太网 核 AMBA IP 刘 虎，肖永田，章 军 (中国科学院计算技术研究所，北京 100083) 摘 要：介绍了一款32 位SoC 芯片中基于AMBA AHB 总线接口的以太网IP 核的设计。目前该IP 核已通过RTL 级测试与FPGA 验证。 通过性能测试，表明该以太网IP 核能满足许多实际应用的需求。由于其具有标准的总线接口，因此完全可以作为一个可重用的IP 核。 关键词：以太网控制器；SoC ；AMBA ；IP 核 Ethernet IP Core Based on AMBA Bus Interface LIU Hu, XIAO Yong-tian, ZHANG Jun (Institute of Computing Technology, Chinese Academy of Sciences, Beijing 100083) 【Abstract 】This paper introduces the design of Ethernet IP core with an AMBA AHB bus interface in a 32-bit SoC. The IP core has passed RTL level testing and FPGA verification. Performance testing proves that the IP core can meet the demands of many practical applications. The IP core is also reusable because of its standard bus interface. 【Key words 】Ethernet controller; SoC; AMBA; IP core 在电子设备日趋网络化的背景下，很多嵌入式系统都需 高性能 高性能 [1] ARM 处理器 片上RAM 要提供网络支持，在片上系统(SoC)芯片 中集成以太网控制 UART Timer 器已成为一种趋势。基于龙芯 1 号的SoC 系统芯片是中科院 高带宽外部存 AHB 或ASB 桥 APB