一种多核处理器时钟精确并行仿真技术.pdfVIP

第 31 卷 第 3 期（下） 赤 峰 学 院 学 报（自 然 科 学 版 ） Vol. 31 No.3 2015 年 3 月 Journal of Chifeng University （Natural Science Edition ） Mar. 2015 一种多核处理器时钟精确并行仿真技术 苏雅丽 （呼和浩特民族学院 ， 内蒙古 呼和浩特 010051 ） 摘 要 ： 作为时钟精确多核处理器有着广泛的应用 ，本文主要研究该处理器的并行仿 真技术 在仿真技术方面 ， PCASim . PCASim 主要根据成熟的串行仿真技术制造获得 ，其中 ，在进行的仿真目标系统中有多项专业技术系统组成 ，主要包括 ：基于 目录的高速缓存一致性协议； 动态竞争的互连网络 ； 多层次的存储子系统 同时 ， 采用了并行化原型仿真器——— . PCASim POSIX 线程库 ，能够进行划分对象模型为存储子系统 、处理器核 ，并能够实现到宿主线程的映射 ，依靠 Slack 机制实现线程同 步 本文就是为了解决该问题 ，确保仿真器时钟精确性 ，通过研究当前所广泛应用的 机制 ，提出了新同步方法 在新的方 . Slack . 法中主要采用了提前设置悬挂路障 ，从而能够实现零延迟事件实时监控并被接受 ，提高保守同步协议能力 . 关键词 ： 多核处理器 ； ；时钟 ；精确 ；并行仿真 PCASim 中图分类号 ： 文献标识码 ： 文章编号 TP332 A ：1673-260X（2015 ）03-0012-02 1 引言 着重要价值. 在单核处理器的发展过程中 ， 功耗问题和处理性能问 2 实验设置 题一直困扰着计算机技术的发展 ， 然而多核处理器出现就 本文研究中选择目标处理器核兼容 X86 指令级， 处理 解决了该问题.同时，根据摩尔定律可知，在一年半的时间内 器核采用了支持单线程的五级超标量乱序执行流水线；处 必然让单片芯片上集成的晶体管数目成倍增加.晶体管技术 理器核都各自进行连接数据高速缓存体和指令 高速缓存 的发展促使处理器能够具备更加丰富的功能， 从而提升处 体，二级高速缓存体接收到第一层总线共享数块 ，会进一步 理功能.2005 年之前，Intel 和 AMD 主要从晶体管增加的技 借助第二层总线将数据共享 到主存控制器和三级高速缓 术来促进处理器性能的提升.该方法在此之前却未使处理器 存，从而能够形成胖树型拓扑 的结构.其中，在一级 、二级 、三 技术获得革命性的发展 ， 而是在发展中使处理器成为阻碍 级高速缓存及 主存访 问延迟分别 为 2、10、50、200 Cycle ， 计算机技术发展难点. 在处理器频率达到一定的数值时，晶 由目录式 MOESI 协议维持一致性.同时，测试实例均采用了 体管性能边际收益阻碍了其功能的进一步提升， 并且这一 配置 32 核心 目标处理器，并且处理器其他设置完全一致. Agarwal et al ， 根据多线程并行程序测试套件 Splash2 的应用程序，本