时分多路复用是利用一个高速开关电路(抽样器)来实现的。高速开关电路使各路信号在时间上按一定顺序轮流接通,以保证任一瞬间最多只有一路信号接在公共信道上。具体地说,就是利用时钟脉冲把信道按时间分成均匀的间隔,每一路信号的传输被分配在不同的时间间隔内进行,以达到互相分开的目的,如图2-13所示。 图2-13 时间分割信道原理 所以就PCM时分制而言,就是把抽样周期125 s分割成多个时间小段,以供各个话路占用。若有n条话路,则每路占用的时间小段为125/n。显然,路数越多,时间小段将越小。 我们知道,每路信号经PCM调制后,都是以8 bit抽样值为一个信号单元传送的,因此,每个8 bit所占据的时间称为1个“时隙”(TS,Time Slot),n个时隙就构成了一个帧。因此,一路基带PCM在TDM PCM中周期地每帧占有1个时隙,如图2-14所示。 图2-14 帧与时隙的关系图 * 第2章 模拟信号的数字化处理与多路复用技术 第2章 模拟信号的数字化处理与多路复用技术 2.1 模拟信号的数字化处理 2.2 多路复用技术 2.1 模拟信号的数字化处理 2.1.1 数字信号的调制 模拟信号转变为数字信号的过程叫做数字信号的调制。数字信号有各种调制方法,常用的有脉冲编码调制(PCM)和增量调制(ΔM)。图2-1所示为脉冲编码调制(PCM)的模型
您可能关注的文档
- (北京版)一年级语文上册课件 小小的船 - 副本.ppt
- [ECE VHDL 课件] ECE 448 FPGA and ASIC Design with VHDL - 1 introduction.ppt
- [ECE VHDL 课件] ECE 448 FPGA and ASIC Design with VHDL - 2 VHDL_refresher.ppt
- [ECE VHDL 课件] ECE 448 FPGA and ASIC Design with VHDL - 10 memories.ppt
- [ECE VHDL 课件] ECE 448 FPGA and ASIC Design with VHDL - 12 HLL design methodology.ppt
- [ECE VHDL 课件] ECE 448 FPGA and ASIC Design with VHDL - 16 ASIC front end design.ppt
- 《小小的船》课件(语文S版一年级语文上册课件) - 副本.ppt
- 《移动通信软件编程基础—C语言》第2章.ppt
- 《移动通信软件编程基础—Java语言》第6章.ppt
- 《中国建筑史》论文内容及格式要求.doc
- 2025年下半年小学教师资格考试简答题汇总.pdf
- 护理教学比赛资源整合.pptx
- 2022泰和安消防 JTGB-HM-TX3H01 JTGB-HM-TX3H02 TGB-HM-TX3H03 系列点型红外火焰探测器.docx
- 2025年驾驶证资格考试最新最全交通标志大全.pdf
- 护理教学理念:更新与发展.pptx
- 2025年新驾考科目一巧记速记口诀(全国通用).pdf
- 2025年一级建造师《项目管理》黄金预测考点【打印版】.pdf
- 证券公司高级管理人员资质测试章节练习-第一部分综合类第六章至七章:证券投资基金法、信托法.pdf
- 护理教学研究:方法与成果.pptx
- 麻纺车间设备更新准则.docx
最近下载
- 一种中药制丸机.pdf VIP
- 河北图集 J15J147 建筑防水构造图集(OXD、LOCA、ZPV).docx VIP
- 《鱼蛋白类肥料第1部分:生产技术规范》.pdf VIP
- 环刀种类及规格详解(附行业标准).docx VIP
- 牛顿第一定律教案.docx VIP
- DB_T 29-315-2024 天津市城市轨道交通工程施工质量验收资料管理规程_第七册.docx VIP
- 2026江西新高考数学三模仿真模拟试卷(附答案解析).docx VIP
- 沁园春长沙赏析 (修正).pptx VIP
- 数字化转型架构下的数据安全治理(数据质量+数据安全+全生命周期治理+治理考核)[33页PPT].pptx VIP
- 高血压的护理(1).pptx VIP
原创力文档

文档评论(0)