实时静态图像压缩、解压缩的硬件设计.pdfVIP

实时憨查图堡压缩、解压缩的硬件设计 币巾＼ (毯{知专_。 阎晓东王树元 百’P3气 饷石萝尊 眦京大学电子。靴舯啪。， ● 俯聿b“扣 摘要 随着毛于、计算机技术的飞速发展，多媒体应用的不断扩大，对图象进行实时高效地压缩，可节约大量 的存储费用、传输时间和传输费用。本文对静态图象实时压缩、解压缩的硬件电路设计工作进行了系统的研究， ● 并结合现代最新的电路设计技术．运用流水线硬件电路设计方法以及SPW．sⅥqOPsYs等电路设计开发软件， 在工作站上设计实现了胂实时静态图象编解码器的硬件电路t该编解码器可鏊内嵌到1PEG系统的图象处理 l 引言 2功能要求与系统结构设计 静态国像的编解码一直是多媒体技术的重点 2．1系统设计目标及功能要求 问题。研究的重点集中在两个方面：I)寻找一种 此硬件JPEG系统应达到以下的设计目标： 图像的高效压缩算法：2)如何实现这种压缩算法。 1)对JPEG不同方法进行研究比较，选择最优 巨像压缩的目的在于以较少的数据来表示图像，以 的电路设计方法，完成压缩、解压缩的全 节约存储费用，或传输时间和费用。目前，在压缩 部硬件设计工作。 静态图像时广泛采用的是JPEG标准。JPEG标准提 2)设计方案能够通过对图象各个参数的分析 供了一种允许在不同的应用之间进行图象交换的算 来验证设计方法的优越性。 法。该标准已广泛应用于计算机和通信等领域．例 3)电路采用的设计方法应保证设备对图象的 如电视图象压缩、多媒体通信、多媒体计算机、图 象数据库等。JPEG不仅仅是一种压缩图像算法， 压缩、解压缩具有实时性。 ● 4)硬件设计应易于部分或全部的综合固化， 而且它是实现图像压缩功能集的体系结构。它包含 丰富的功能，使其能适用于图像压缩的诸多场合。 生成EPLD、ASIC或FPGA芯片。 然而．从另一个方面说，JPEG并不是图像交 5)设计的芯片在有可能的情况下应能内嵌到 ● 换的完整体系结构。技术上的障碍不仅仅集中在缺 其他图象处理设备中。 乏图像压缩的标准算法，而且在于这种算法的可实 为了达到以上的功能要求，需要首先对JPEG标 现性及实现的方法。JPEG的出现提供了一种高敬准进行仔细的分析。 塞的算法，但它并没有规定具体的实现方法。本文 经过对各种硬件电路设计方法的综合对比，提出了 2．2JPEG标准的简单介绍 ～种适合实时JPEG的硬件实现方案。该硬件能够 图象压缩系统有两个基本组成部分：编码器 解硝器。如图2．1 通过sYNOPSYS、s阿等EDA软件生成ASIC或FPGA。 在工作站上仿真的结果表明，该硬件能实现大容量 静态图像的实时压缩，并能内嵌到相关的图像处理 系统中，从而提高了这些处理系统的效率。 2+3系统设计方法 目前．在大规模数字电路酌设计中，广泛应雁 L——J 谭哗圈一蕃一曰掣据数据L-——J