网络处理器中包处理引擎硬件线程和上下文切换的研究.pptVIP

网络处理器中包处理引擎硬件线程与上下文切换的研究 学生：王传福 导师：周学海 纲要 选题依据 研究内容 研究方法 预期成果 进度安排 选题依据 GPU＋软件－－性能低 ASIC －－灵活性差 网络处理器－－ASIC的高性能和RISC芯片的可编程灵活性 网络处理的并行性－－多线程技术 存在的问题（一） Intel网络处理器的硬件多线程 IXP1200:4个硬件线程 IXP2400:8个硬件线程 线程过少：所有线程阻塞? 线程过多：资源浪费、设计复杂 存在的问题（二） 为了提高CPI，设计了流水线 线程切换导致流水线的清空、重载 IXP1200处理器设置了5级流水 线程切换时，最多需要3个周期 研究内容（一） 分析在存储系统确定的条件,不同的网络应用中,不同的线程调度算法下包处理器中处理能力、硬件线程数、性能与利用率之间的关系。 研究内容（二） 分析现有流水线特点,如何保存流水线状态，如何恢复流水线状态 上下文切换后，如何将访存得到的数据交给对应的线程 研究方法 首先，在模拟器中设计一个由支持硬件多线程的RISC处理器构成的路由器模型，在此模型上进行实验，测试不同处理能力下、不同线程情况下，能达到的性能与利用率。 其次，在已有的RISC处理器上进行流水线辅助机构的设计，运行测试程序，与原始处理器性能做比较。 最后，分析实验结果。 预期成果 得到处理能力、线程数、性能与利用率的关系 完成对流水线辅助机构的设计，并完成性能测试 发表论文1～2篇 进度安排 2004.07-08 调研当前处理器采用的多线程技术 2004.09-12 分析当前处理器采用的多线程技术 2005.01-06 构建进行实验所需的模型 2005.07-09 进行多线程数目与性能测试的实验 2005.10-12 进行上下文切换的实验 2006.01-05 完成硕士论文 谢谢！ * *