一种提高多存储单元内建自测试效率的电路设计.pdfVIP

第五届中围测试学术会议论文集·中国苏州·2008年5月 一375 一种提高多存储单元内建自测试效率的电路设计 田力1 盎敏I l#-C女#披(ji)#mo目口女710075，十目 ±目能砉{许}}目类型的存储器单i，本主描连T一#可d试电路，它目“#集芝R±所有存储§单￡的MmST 详mⅫ《镕杲．井迪过一十月“精自。速十序目十∞口eE能满足【r＆id试目目孵要，＆皑提供S元修复目M需的 E亲地n?奉走懂!4m#自Em性。 关键词： 存#单td《，培＆，z刺＆“．#*aE，g日目目 An circuittoreducecostof adaptedMBIST semiconductortesting TIANLi] JINMinl 1 LI口H卜TechzoneXian710。75China an)C0 Im…T时1no∞les(Xi Self Abstracl：Memor3’Bui]d—In r restIMBIST)is…dominatingembedded…ntestingfo productive addr∞s L。beread tailing ofembeddedmcmo口needo…Frb…modorfailure paperpropos％ leSllngofIC repairing analysis-The clKujtuhich MBISqⅫd tOreduct[oflof an MBIST infomationa㈣the ellme。Thiswillleed improved c“perfom exportfailing whichismki“gsignificantpart COS[ofSOC· productive№mtime ofmanufaelurlng KeyWords： MBIST：Fusing：Rcd∞d…addresgparallelleSling；testtime 1。简介 心。 ■然，时于错误分析T程师而亩．MBIST控制器 在熊成电路测试【厂中进行存髂器的品元级测试 的当前状卷也很重要。 时，有两十方面比较重要：测试时问和冗余地址的采 集。在SOC技术普遍被使州的々天。大多数的lc 设计公司部采用片k所有存储器同时测试的方法．以缩 短测试时问。ff：l是南于盟成度太高的原囚，芯片不定 有足够的管脚输出所有MBIST洲试的结果。所以只 能再次对所有可修复存黼器(repairablememory)进行 测试以确定冗寐地址。 这会浪费些测试时间。 如何能在第次测试时，输出所有可修复的存1I}}器 模块的冗泉地址呢’本文通过对MBIST原理的深入分 析，鲇台测试上程师的实际需求，设计了种MBIST 辅助电路，在缳汪次测试所有片上存储器的前提下， 通过个管脚输出所有可修复存慵器的冗余地址，错 田IMBIST最辑示意田 埕数据．和MBISI控制器的当前状态。 月一个方而．由十芯片尺、1的