基于DSP的实时MPEG-4编码的软件优化设计.pdfVIP

计算机应用 基于DSP 的实时MPEG-4 编码的软件优化设计 武汉华中科技大学电信系图像与信息实验室（ ）焦 晓 430074 武汉华中科技大学电信系通信与系统实验室（ ）马明罡 430074 武汉华中科技大学电信系图像与信息实验室（ ）朱光喜 430074 摘 要：结合开发工具 TMS320 C620lEVM 板的结构和特点，阐述了在实现 MPEG -4 实时视频编 码中，对算法的软件优化所做的工作。 关键词：TMS320 C620l MPEG-4 优化 并行处理 芯片是 公司新推出的并行处理的 （ ）；内含基于 或外部 支持的 TMS320C620 l TI SDRAM PCI XDS 5l0 JTAG 数字信号处理器。它的最高处理能力高达 即 仿真；支持采样速率为 的立体声 位音 l600MIPS, 5 .5 kHz ~48kHz l6 亿万次每秒定点运算 是目前市场上所有的 芯片 频边界码； 直流电和 直流电单板转换 l6 , DSP l.8V/ 2 .5 V 3 .3V 中速度较快、处理能力较强的DSP 处理器。其应用前景十 电压调整器；模拟 5V 直流电压的单板线性电压调整器； 分广泛。本文利用 开发工具 模拟评估 板 用 个 指示器（电压， 个自定义指示）等。 C620 l EVM( ) , 3 LED 2 软件实现实时 编码。详细探讨了 视频 映射到 的 存储空间 把它用于程 MPEG-4 MPEG-4 SBSRAM DSP CE 0 , 编码中的关键模块 并针对 的特殊指令结 序自举。通常 都工作在 。当采用全速接 , TMS320C6000 SBSRAM l33 MHz 构 对软件优化的特殊处理做了较深入的研究。 口时， 时钟就等于 的时钟；当采用半速接 , CPU SBSRAM 1 开发工具的介绍 口时,SBSRAM 的速度是 CPU 时钟速度的一半。 笔者采用的评估工具是 公司的 [ 2] 。它的 EVM 提 供 的 两 个 lM 32 bit 的 字 存 储 区 间 的 TI C6XEVM 结构如图 所示。