一种高压缩ROM直接数字频率合成电路.pdf

网络与通信 文章编号：1008-0570(2009)01—3—0158--03 一种高压缩ROM直接数字频率合成电路 to ADDFSwitha PhaseSine highlyCompressed Mapping f 1．武汉科技大学信息学院； Zhi··kunSHIYinYUAN CAO NI HAOGuo-fa HAO Ling Xiao-dongWei--ning 摘要：在无线数字通信领域中．直接数字频率合成技术被证明是行之有效的，但对于超大规模集成电路的实践来说，如何压 缩正弦幅度字的存储机制成为业界关注的焦点，对这一问题，可采用分级压缩和累加等国际流行算法对幅度字进行处理，计 算结果的优度也不甚理想．本文采用最新的四级压缩方案，可使存储压缩数据量较原始数据量压缩达到90％以上而线性度 关键词：CMOS集成电路：直接数字频率合成技术：桑德兰算法；线形加和近似 中图分类号：TP301．6 文献标识码：A Abstract：Adirect a tosine ROMis ROM highlycompressedphase mapping presented．A digitalfrequencysynthesizer(DDFS)with sizereduction basedonsine difference line technique，Sunderland technique，quad technique symmetry technique，sine—phase approx· imation and anderrorROM is ROMsizefora10-bitsine is 768bits． presented．The outputonly techniquequantization technique It hasbeen aO．35-amCMOS andthedieareais7．96mm2． implementedusing process words：CMOS line Key integratedcircuit；DDFS；Sunderlandtechnique；quadapproximation 1简介 低比特位。在系统的后端，存在一个数字一模拟转换器，用于把 幅度信息的数字值转换成相应的模拟量。 直接数字频率合成(DDFS)技术在当今数字通信领域扮演 着十分重要的角色，它可以产生单相或积分形式的具有准确频 2相位累加器 率和高频率纯度的正弦曲线，可以在高速的频率跳转中保持相 相位累加器是基于12比特位的层次递进加法器，使用全 位连续。一个典型的DDFS系统由以下部分组成：1、相位累加加器级联的方式实现的，所有的操作是在同一个时钟下工作 器；2、相位一幅度转换模块(传统模块使用正弦ROM)；3、一个的，频率累加字的输入由一个32位级联D触发器实现串行数 高速且与前端匹配的数字一模拟信号转换器(DAC)．上述所提到据输入。全加器的输出连接到一组寄存器中，在全加器时钟的 的相位累加器包含一个i．bit用于寄存数字频率控制字的频率控制下，如图1所示。寄存器输出作为反馈连接回加法器的一 字寄存器、一个i“it全加器以及一个相位字寄存器，在每一个个输入端。 系统时钟脉冲