新数字电路 第2版 教学课件 刘勇 第3章 组合逻辑电路.PPTVIP

第3章 组合逻辑电路 3.1 组合逻辑电路的分析与设计 3.2 常见组合逻辑电路 3.2.1 加法器 （Adder） 3.2.2 编码器（Encoder） 3.2.3 译码器（Decoder） 3.2.4 数据选择器与数据分配器 3.3 组合逻辑电路的竞争冒险现象 3.1 组合逻辑电路的分析与设计 组合逻辑电路，即电路的输出仅与同一时刻电路的输入有关系，而与此前电路的状态无关。如前面学习的与门、或门、非门等就是简单的组合逻辑电路。组合逻辑电路主要由逻辑门电路构成，并且输出与输入之间没有反馈连接。 组合逻辑电路的组成框图见下图所示。 其中，xi为输入逻辑变量，yi为输出逻辑变量。yi与xi之间的逻辑关系为： y1 = f1(x1…xn) y2 = f2(x1…xn) … ym = fm(x1…xn) 3.1.1 组合逻辑电路的分析 根据已知组合逻辑电路(逻辑图)，运用逻辑电路运算规律，确定其逻辑功能的过程，称为组合逻辑电路的分析。分析过程如下： 1.根据给定的逻辑电路(逻辑图)，确定组合逻辑电路输出逻辑表达式。推导输出逻辑表达式一般按照从输入到输出逐级写出的方法进行。 2.利用公式法或卡诺图法对写出的输出逻辑表达式进行变换和化简，得到最简表达式。 3.列出输出逻辑变量的真值表。 4.分析真值表，确定、说明组合逻辑电路功能。 【例3.1】分析下图所示组合逻辑电路。 分析真值表：当三个输入逻辑变量中存在两个或以上的高电平1时，输出为高电平1；否则，输出为低电平。 所以，这是一个三位的多数表决电路。当事件获得多数肯定时，事件被通过。 【例3.2】分析下图所示组合逻辑电路。 通过对真值表的分析，可以发现，当输入AB、A=B、AB时，三个输出Z1、Z2、Z3分别输出高电平1。 所以，Z1表示AB，Z2表示A=B，Z3表示AB。这是一个一位数值比较电路。 引入中间变量的目的是为了有顺序的分析组合逻辑电路。在熟悉之后，可以不再引入中间变量而直接进行分析。 【例3.3】分析下图所示组合逻辑电路。 【例3.4】分析下图描述波形对应组合逻辑电路的功能。 3.1.2 组合逻辑电路的设计 组合逻辑电路的设计是从拟实现的电路逻辑功能出发，运用逻辑运算规律，求出实现目标逻辑功能的最佳逻辑电路的过程。 组合逻辑电路的设计步骤为： 1.根据拟实现的逻辑功能，建立该逻辑问题的真值表。确定输入、输出各变量间的逻辑关系，列出真值表。 2.根据真值表，求出输出逻辑表达式，并进行变换和化简，得到需要的最简表达式。 3.根据表达式，画出逻辑图，用要求的门电路实现电路功能。 【例3.5】设计一个三变量相异电路，用与非门实现。 获得逻辑函数F的最简表达式 获得满足本题设计要求的逻辑电路如下 实例演练1 火车过站顺序 火车站有特快（）、直快()和慢车()三种列车进出，过站时的优先顺序为：特快、直快、慢车。在经过车站时，同一时间内只给出一个开车信号，即只能有一个开车信号，即只能有一趟列车开车。请用入门、非门设计一个指示列车等待进站的逻辑电路。 解：① 根据题意，按特快、直快和慢车的优先顺序列出三个变量开出的真值表，如表3-7所示。 ② 依据真值表写出逻辑表达式： ZA=A ZB=+ BC=B ZC= ③ 根据逻辑表达式使用与门、电路，如图3-12所示。 3.2 常见组合逻辑电路 半加器输出的逻辑表达式为 半加器的框图、实现电路、逻辑符号如图所示。 2.一位全加器（Full Adder） 根据真值表， 获得输出表达式： 全加器的框图、实现电路、逻辑符号如图所示。 3.多位全加器 （1）串行进位加法器。 该电路实现两个四位二进制数A=A3A2A1A0和B=B3B2B1B0 的相加。 F=A+B=A3A2A1A0+B3B2B1B0 =C3S3S2S1S0 该电路优点是电路简单。缺点是低位产生的进位信号需逐级传送，工作速度较慢。位数越多，速度越慢。为了提高运算速度，需减少进位信号传送所需的时间。 （2）超前进位加法器。电路中增加了快速进位电路，在进行算术运算的同时，将进位信号也计算出来，以提高运算速度。 根据全加器中向高位进位Ci的真值表，可以得到Ci的另一种表示形式，即 Ci=AiBi+BiCi-1+AiCi-1 因此只要已知输入信号A、B及