高速数字PCB板的信号完整性仿真与验证.pdfVIP

第 38卷 第6期 合肥 工业 大 学 学报 (自然科学版) Vo1．38No．6 2015年 6月 JOURNALOFHEFEIUNIVERSITY OFTECHNOL()GY Jun．2015 doi：10．3969／j．issn．1003—5060．2015．06．012 高速数字 PCB板的信号完整性仿真与验证 张召宾 ， 宋 宝 ， 程建军 (1．华中科技大学 机械科学与工程学院，湖北 武汉 430074；2．广州深圳市浩能科技有限公司，广东 深圳 518172) 摘 要：高密度PCB(printedcircuitboard)设计中，高速时钟信号的信号完整性设计面临越来越大的挑战。针 对该问题，文章研究了传输线的特性阻抗及其对信号传输延时的影响，利用 Cadence的信号完整性分析软件 AllegroPCBSI，对一款基于ARM的嵌入式运动控制平台的时钟信号存在的信号完整性(signalintegrity，SI) 问题进行了再现仿真，重点分析了信号反射与串扰现象及其产生原因，提出了减小时钟信号串扰和反射的措 施；结合阻抗匹配原则 ，以嵌入式运动控制平台的SDRAM 和USB时钟信号为例，利用 AllegroPCBSI对并 行端接、串行端接、改变线间距等方法进行了试验，试验结果表明，端接匹配的方法能有效地减小时钟信号的 反射和串扰现象。 关键词：ARM；时钟信号；信号上升时问；信号完整性；AllegroPCBSI软件 中图分类号：TN929．11 文献标识码：A 文章编号：1003—5060(2015)06—0778-06 Simulationandverificationofsignalintegrityinhigh-speeddigitalPCB ZHANGZhao—bin。 SONGBao， CHENGJian-jun。 (1．SchoolofMechanicalSc ienceandEngineering，HuazhongUniversityofScienceandTechnology，W uhan430074，China；2．Shenzhen HaonengTechnologyCo．，Ltd．，Shenzhen518172，China) Abstract：High—speedclocksignalhasbeenfacedupwithmoreandmoredifficultchallengesinhigh_ densityprintedcircuitboard(PCB)design．Tosolvethisproblem ，theimpedancecharacteristicof transmissionlineanditsimpactonthesignalpropagationdelaywerestudied，thesignalintegrity(SI) problemsofanembeddedmotioncontrolplatform basedonARM weresimulatedbyusingAllegro PCBS1whichwasanSIanalysistoolofCadence．Thecausesofsignalreflectionsandcrosstalkphe— nomenawerestudied，andthenthemeasurestoreducethesephenomenawereproposed．Basedonthe impedancematchingprinciple，themethodsofparalleltermination，serialtermination，changing line spacingweresimulatedandverifiedonUSB clock signalandSDRAM clock signalbyAllegroPCBSI． Theexperimentalresultsshow thattheterminationmatchingmethodcaneffectivelyreducethereflec— tionsandcrosstalkphenomenaoftheclock signa1． Keywords：ARM ；clocksignal；sig