新集成电路设计与项目应用 教学课件 张红 模块三.pptVIP

项目名称：运算放大器设计 常州信息职业技术学院 张红 能力目标 学习内容 任务一、A/D转换器基础知识学习 任务1.1 A/D转换器基础知识介绍 任务1.2 A/D转换器的国内外发展概况 任务二、时钟抖动分析 任务三、运算放大器各个指标分析 任务五、运算放大器仿真结果分析 思考题 项目名称：延迟锁相环设计 常州信息职业技术学院 张红 能力目标 学习内容 任务一、锁相环基础知识学习 任务1.1 锁相环含义学习 任务1.2锁相环基本环路架构分析 任务二、延迟锁相环基础知识学习 任务三、时钟稳定电路的实现方法选择 思考题 项目名称：时钟稳定电路设计 常州信息职业技术学院 张红 能力目标 学习内容 任务一、时钟稳定电路的总体电路设计 任务二、后仿真 思考题 本项目采用的时钟占空比稳定电路总体结构如 图3-27虚框所示，它由输入缓冲放大器A，开关 K1、K2和延迟锁相环（DLL）组成。 当采样时钟频率低于DLL工作下限时，开关K1、 K2向上闭合，DLL被旁路；开关K1、K2向下 闭合，DLL开始作用，调节输入时钟信号相位， 使输入时钟的占空比接近50％，抖动小于0.5ps。 其中最关键的就是输入缓冲放大器A和延迟锁相 环。该放大器和第一个项目中的放大器差不多，这里 就不表了。而延迟锁相环，我们已在上节分析过。 所以，也不再叙述。下面我们直接给出时钟占空比 稳定电路的总版图，图3-28所示。 图3-28 时钟占空比稳定电路的总版图 我们利用JAZZ提供的PDK进行设计仿真，版图 设计遵守该公司提供的相应规则，具体就是线宽、 接触孔、通孔、线距等设计规则，并且在版图设计 过程中充分利用该公司提供的P-cell作相应的版图 设计，这样相应工作得到了很多的简化。具体的设 计规则涉及IP问题，故略去。该芯片总的面积为 0.74*1.44mm2。其中，最左边的CLK－，CLK＋ 为输入端，即可以用作单端输入，也可以用作差分 输入。右上角的CHK1、CHK2为输出的大管子。 最中间为运算放大器。 在版图设计完成后，分别进行相关验证，比如 DRC、ERC、LVS、Calibre等，然后，提取版图 寄生参数LPE进行后仿真。提取寄生电阻电容进 行后仿真，一般来说，后仿真能够反映电路设计 的真实情况。如果后仿真电路性能参数达不到技 术指标的话，必须对前面版图设计重新考虑， 有些时候还要对电路设计进行重新设计。在经过 上述设计过程后，重新进行后仿真，反复进行， 直到所有的技术参数都达到我们的技术要求。 后仿真完成后就可以交付数据流片了。 鉴相特性 图3-16 正弦鉴相特性 图3-17三角鉴相特性 图3-18锯齿波鉴相特性 鉴相器电路设计 图3-19鉴相器 上图中，时钟信号经过延迟单元延迟后与自身信号 与非；延迟线出来的信号经过延迟也与自身信号与 非；上述两个信号经过后面的两个与非门结构， 出来的信号就是鉴相器的输出。 鉴相器电路仿真 给定一个周期为4ns，电压为3.3V的时钟电平。 通过图3-19所示电路进行仿真。则可以得到 鉴相器的输出结果，如图3-20所示。 图3-20鉴相器输出 上图A与B之间的相位差就是鉴相器输出的相位差， 具体结果为930.507ps。 电荷泵电路设计 电荷泵由两个带开关的电流源组成，根据两个 逻辑输入信号来决定：是把电荷泵输入到环路滤波 器还是将电荷从环路滤波器中泵出。图3-21所示是 一个PFD驱动的电荷泵，它驱动了一个电容。这个 电路由三个状态： 如果 ，那么开关 和 都断开， 保持不变。如果 为高，而 为低，则 对 充电。相反，若 为低，而 为高，则 通过 放电。因此，如果，A超前于B，则 连续 不断升高。 和 分别被称为 产生脉冲， 上拉电流和下拉电流，它们的额定值是相等的。 图3-21带电荷泵的PFD电路图 DLL中的电荷泵，顾名思义就是一个电荷开关。它是 让相位的差异和超前滞后转化为电流，然后通过一阶 电容的积分作用转化成控制电压。再用这个反馈控制 电压来控制延迟时间，使之达到所需要的相位延迟。 本项目中的电荷泵由一个运算放大器和一个电容组 成。 压控延迟线电路设计 用于将电信号延迟一段时间的元件或器件称为延迟线。 因为延迟锁相环采用的是压控延迟线，所以同锁相环相比， 延迟锁相环稳定性能比较好、稳定速度比较好、并且有较 好的抗抖动特性。 图3-22压控延迟线电路 图3-22为本项目设计的压控延迟线具体电路图。 从该图中，我们可以看出，三个晶体管就组成了 一个延迟。该延迟电路只需一个延迟单元便可达 到我们电路的抖动指标了。 任务五、延迟锁相环电路总体调试和仿真结果 图3-2