维修电工与技能训练 汪华 模块七 触发器及时序逻辑电路功能测试与应用.pptVIP

模块七 触发器及时序逻辑电路功能测试与应用 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器，是构成各种时序逻辑电路的最基本逻辑单元。 时序逻辑电路是以触发器为基本单元的逻辑电路，是数字电路的重要内容之一，常用的时序逻辑电路有寄存器，计数器等，本模块主要介绍触发器、计数器和顺序脉冲发生器的结构、工作原理及测试方法。 课题一 触发器及其测试方法 1．基本RS触发器 图2.7.1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟低电平直接触发的触发器。 基本RS触发器具有置“1”、置“0”和“保持”3种功能。 2．JK触发器 CC4027双JK触发器，采用上升沿触发，R、S端为高电平有效。 在输入信号是双端的情况下，JK触发器是功能完善、使用灵活、通用性较强的一种触发器。 图2.7.2为CC4027双JK触发器引脚功能图， JK触发器的状态方程为 3．D触发器 在输入信号是单端的情况下，D触发器使用起来最为方便。其状态方程为： Qn+1?=?Dn 其输出状态的更新发生在C