数字电子技术基础 毛炼成 谈进 ch5.pptVIP

5.1 基本RS触发器原理 图5-1，由两个与非门交叉连接而构成的基本RS触发器。 基本RS触发器除可用与非门、或非门构成外，现已有集成的基本RS触发器可供选择使用,如CMOS系列的CD4043和CD4044都是三态R-S电路，每个集成芯片中都含有4个相同的基本RS触发器，CD4043是高电平输入有效，CD4044是低电平输入有效。CC4043逻辑图和逻辑符号如图5-3所示。图中EO=0，输出为高阻，EO=1，4 个R-S输出有效。  5.2.1 时钟控制RS触发器(同步RS触发器) 基本RS触发器的输出状态受输入信号直接控制，不仅抗干扰能力差，而且不能实现与数字系统中其他电路的同步操作，在许多应用场合非常不便。 采用时钟控制的脉冲触发，可在一定程度上解决与系统的同步问题。这种触发器在时钟控制信号的整个作用时间内，均能根据输入信号改变它的输出状态，所以也称同步RS触发器。时钟控制信号简称为时钟信号，用CP表示。 同步RS触发器结构如图5-4 (a)所示， 符号如图5-4 (b)所示。在基本RS触发器的基础上增加了两个控制门G3和G4，G3和G4同时受控制信号CP的作用。 但有两点应引起注意：一是和基本RS触发器一样，必须严格遵守输入信号的约束，即R、S不能同时为1，否则同样会带来状态不定的问题；二是在CP=1的整个期间，输入信号都会直接影响输出，会出现“空翻”现象。 同步RS触发器的上述功能可用下面几种方法来更简洁地描述。（1）状态转换（真值）表状态转换真值表简称状态转换表，是表示触发器的控制（输入）信号R、S与现态 和在CP作用后次态 之间关系的表格，如表5-2所示。 上式称为RS触发器的特征方程。需要说明的是：虽然所有（基本、同步…） RS触发器在特征方程形式上完全一样，是一个逻辑函数式，但基本RS触发器不包含时间因素，其它类型的RS触发器只有在时钟CP的作用下，特征方程才有意义。 （3）状态转换图触发器的状态转换情况也可以用图形来描述，如图5-6所示，称之为状态转换图，图中两个圆圈分别表示触发器的两个状态， 圈内的数字表示一个是0状态， 另一个是1状态。 有向线段表示状态转换的方向，线段旁所标注的数值则表示输入控制信号R、S的逻辑取值，其中×表示可以为0，也可以为1。 （4）时序波形图 时序波形图也称为时序图，它以时序波形的形式来描述触发器的逻辑功能。时序图是时序电路分析中一种常用的方法，因为电路中某点的时序图可由示波器直接观察到，所以可以很方便地用实验来分析电路的逻辑功能。同步RS触发器的时序图如图5-7所示。 5.2.2 JK触发器 1．主从JK触发器 同步RS触发器的工作特点是在CP=1时接收信号，更新状态。但在CP=1期间，RS的状态若多次改变，触发器的状态也会发生多次变化（“空翻”）。 而实际应用中，希望在一个时钟信号作用时间内，触发器只允许发生一次变化。主从结构的JK触发器就是为了解决这一矛盾而设计的。 图5-8所示为主从结构JK触发器逻辑图, 它有两个输入控制端，一个为J，另一个为K 。 电路由两个同步RS触发器组成，第一个同步RS触发器（称为主触发器）的输出作为第二个同步RS触发器（称为从触发器）的输入; 并且，它们的时钟通过一个非门联系起来。正半周期脉冲到来，即时钟CP=1时，主触发器翻转，而从触发器时钟因 =0，从触发器被封锁；负半周期脉冲到来，即时钟CP =0时，主触发器被封锁，而从触发器时钟 =1，从触发器翻转。即主触发器和从触发器分别在时钟脉冲的正半周与负半周翻转，从而保证在一个时钟脉冲周期内，触发器的状态翻转一次，克服了RS触发器在一个脉冲周期内输出多次变化的“空翻”现象。 JK触发器是几种不同功能触发器中功能最强的一种。其逻辑符号如图5-9所示。 在图5-9（a）中，直接置0、置1端可以是高电平有效，也可以是低电平有效，在图形中以SD（SET、PR）和RD（RESET，CLR）表示。如果图中置位端有“o”，则表示低电平有效。JK触发器具体功能归纳如下。 若JK=01，在CP下降沿到达后，Qn+1=0； 若JK=10，在CP下降沿到达后，Qn+1=1； 若JK=00，在CP下降沿到达后，Qn+1=Qn； 若JK=11，在CP下降沿到达后，Qn+1= ； 根据上述关系，其状态转换表如表5-3所示，状态转换图如图5-10所示。时序图如图5-11所示。从时序图可见，CP作用后触发器的状态与CP到达前输入控制信号J与K的值有关，触发器的状态变化发生在CP的下降沿。JK触发器的特征方程为 图中J=J1·J2·J3，K=K1·K2·K3， 、 分别称为异步复位端和异步置位端，即无