数字钟实验报告电子版解析.doc

数字电路与逻辑设计实验报告 实验课程： 数字系统与逻辑设计实验 学生姓名： 黄鹏飞 学 号： 6100212197 专业班级： 中兴通信121 2013 年 12 月 25 日 目 录 用SSI进行组合电路设计（交通灯） MIS组合功能件应用（全减器） MIS组合功能件的应用（血型匹配） 集成触发器的应用 集成移位寄存器的应用 MIS时序功能件的应用（序列信号发生器） 555定时器的应用 数字钟综合设计与仿真 南昌大学实验报告 学生姓名： 黄鹏飞 学 号： 6100212197 专业班级： 中兴通信121 实验类型：□ 验证 □ 综合 ■ 设计 □ 创新 实验日期： 12-25 实验成绩： 数字钟电路设计与制作实验报告 一、实验目的： 1、综合应用数字电路知识； 2、掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； 3、进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 4、学习并熟练掌握Multism 11仿真软件的使用； 5、学习使用Altium Designer10进行电子电路的原理图设计、印制电路板设计； 6、学习电路板制作、安装、调试技能； 7、提高电路布局﹑布线及检查和排除故障的能力； 二、实验任务及要求： 任务：设计一个12小时或24小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时及分进行单独校时，使其校正到准确时间。可以根据兴趣增加其它与数字钟有关的功能。 要求：画出电路原理图，元器件及参数选择，PCB文件生成、制板。 三、实验原理及电路设计： 1、设计方案与模块框图 该实验电路主要设计了一个24小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时、分、秒进行单独校时，使其校正到准确时间。由基本频率源（振荡器）、计数器、译码显示驱动器、数字显示器、校准电路、清零电路等部分组成。 多谐振荡器产生稳定的 “秒”计时信号(1Hz)。对“秒”计时信号进行60进制计数，形成“分”计时信号和秒计数值；再对“分”计时信号进行60进制计数，形成“时”计时信号和分计数值；进一步对“时”计时信号进行24进制计数得到时计数值。秒计数值、分计数值和时计数值译码显示时间。 具体就是应用555定时器输出1HZ脉冲，接入秒的计数器，分和秒是用两个模60的计数器 ，时用的是模24的计数器，计数器是用74LS161芯片利用清零法和置数法构成，译码器是用的SN7448N，译码器接Dpy Blue-CC共阴数码管。 时 各子模块电路设计及原理说明 （1）、脉冲电路 555定时器是一种结构简单、使用方便灵活、用途广泛的多功能电路， 可产生各种脉冲，这里用555定时器来实现产生1Hz的时钟脉冲，秒脉冲电路设计如图所示。 上图为数字钟脉冲电路原理图由可知该脉冲电路输出频率为：==1HZ。 振荡器是数字钟的核心电路，振荡器的稳定度及频率的精确度决定了数字钟的准确度。 （2）、计数电路 时间计数器电路由秒、分、时的个位和十位计数构成，秒和分的计数器为60进制计数， 而时的计数器为24进制计数。 1）秒计数模块采用74ALS161构成的60进制计数器进行计数。秒的个位由161芯片构成模10计数，十位由161芯片构成模6计数，秒的个位的脉冲有555定时器产生，十位的脉冲由个位的清零信号产生，当秒钟个位计数到10时秒钟个位立即清零，同时产生一个秒钟十位的脉冲，秒钟十位到6时立即清零，同时清零信号作为分钟个位的脉冲，完成了0到59的计时。如下图： 2）分的个位由161芯片构成模10计数，十位由161芯片构成模6计数，分的个位的脉冲由秒钟十位的清零信号产生，当个位计数到10时分钟个位立即清零，同时清零信号作为分钟十位的脉冲，当分的十位计数到6时分钟十位立即清零，同时清零信号作为时钟个位的脉冲信号，完成了0到59的计时。如下图： 3）时的个位的脉冲由分钟十位的清零信号产生，当时的个位到9时，在下一个脉冲的上升沿时的个位置0，同时置零信号作为时钟十位的脉冲，时钟发生跳变。当时钟的个位为4，十位为2时，时的个位和十位同时清零，完成了0到24的计时。如下图： （3）、显示电路 译码显示电路是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。译码显示电路通过S