8255并行接口应用教程.doc

课程设计说明书 NO.1 8255并行接口应用 1.课程设计的目的 为了巩固《微型计算机技术》课程学到的相关知识，通过对本课程所学知识的综合运用，使学生融会贯通课程中所学的理论知识，加深对计算机系统各个部分的工作原理及相互联系的认识，加深对接口的理解，清晰地建立计算机系统的概念，培养学生进行微机应用系统硬件和软件开发的实践工作能力。 2.设计方案论证 2.1 芯片简介 Intel 8255是微机系统的中通用的可变成并行接口（Programmable Peripheral Interface）芯片，其中具有3个8位的并行I/O端口（PA、PB、PC）、3种工作方式，可以通过程序设计输入输出结构和工作方式。 2.1.1 8255内部结构 8255的内部由3个相互独立的数据结构端口—A端口、B—端口、C—端口及A组控制器、B组控制器组成，如图1所示。 并行接口芯片具有的功能： 具有两个以上的输入/输出数据端口（锁存/缓冲）; 每个数据端口有与CPU用应答方式交换信息所必须的控制和状态信息；也有与外设交换信息所必需的控制和状态信息； 通常每个数据端口还具有能用中断方式与CPU交换信息所必须的电路； 具有进行片选和读写控制的电路； 可编程（由程序来选择数据端口，数据传送方向，交换信息的方式等）。 2.1.1.1 三个独立的数据口 8255A的3个数据口分别是A端口、B端口、C端口，它们彼此独立，都是8位的数据口，用来完成和外设之间的信息交换。3个口在使用上有所不同。 （1）A端口 A端口对应一个8位的数据输入锁存器和一个8位的数据输出锁存器和缓冲器。因 沈 阳 大 学 课程设计说明书 NO.2 此，A端口适合用在双向的数据传输场合，不管是输入还是输出，都可以锁存。 （2）B端口和C端口 这两个口分别是由一个8位的数据输入缓冲器和一个8位的数据输出锁存器和缓冲器组成。因此用B端口和C端口传送数据做输出端口时，数据信息可以实现锁存；用作出入端口时，则不能对数据实现锁存，这一点在使用中要注意。在实际应用中，A端口和B端口通常作为独立的输入口和输出口，而C口常用来配合A端口和B端口的工作使用。C端口分成两个4位的端口，这两个4位端口分别作为A端口和B端口的控制信号和输入状态信号使用。 图1 8255内部结构 沈 阳 大 学 课程设计说明书 NO.3 2.1.1.2 A组控制电路和B组控制电路 控制电路分成A组控制和B组控制两组，A组控制电路控制A端口和C端口的高4位（PC4-PC7）。B组控制电路控制B端口和C端口的低4位（PC0-PC3）。这两组控制电路的作用：由它们内部的控制寄存器接收CPU输出的方式控制字，还接收来自读／写控制逻辑电路的读／写命令，根据控制命令决定Ａ组和Ｂ组的工作方式和读／写操作。 2.1.1.3 读写控制逻辑电路 这部分电路是用来完成对8255A内部3个数据口的译码工作，由CPU的地址总线A0、A1和8255A的片选信号/CS和读信号/RD，写信号/WR组合后产生控制命令，并将产生的控制命令传送给A组和B组的控制电路，从而完成对数据信息的传输控制。 2.1.1.4 数据总线缓冲器 这是一个双向的、三态的8位数据总线缓冲器，是8255A和系统总线的相连的通道，用来传送输入/输出、CPU发出的控制字以及外设的状态信息。总之，8255A与CPU之间的所有信息传输都要经过数据总线缓冲器。 2.1.2引脚功能 8255A采用DIP40的封装结构，引脚如图2所示，除第26脚+5V电源引脚和第7脚是地线引脚外，其他引脚分为两组。 图2 8255引脚图 沈 阳 大 学 课程设计说明书 NO.4 2.1.2.1 与CPU相连的引脚 RESET：芯片的复位信号，高电平时有效。复位后把8255A内部的所有寄存器都清0，并将三个数据口自动设置为输入口。 ：片选信号，低电平时有效，通常要求此引脚连接在地址总线（或地址总线译码电路）上。当=0时，芯片被选中，CPU与8255A可以进行信息交换。 ：读信号，低电平有效，与CPU的引脚相连接。当=0，允许从8255A的三个端口中读取数据或读取外设的状态信息。