计算机组成专题实验6-VHDL讲稿2011资料.ppt

第一部分 概述 一.为何要开设“组成原理实验” 增强“动手”能力 设计“CPU”（核心技术） 现状况（传统与现代、国外看齐、 产品、教学） 培养自主创新能力 （不仅会使用,如何描述） “组成原理”实验课的三个发展阶段： 第一阶段： 由于当时电子技术、计算机发展水平及课时的限制，我们只能在“面包板”上来搭电路，但只能构成一个包含运算器、存储器的“数据通路”，或单个的控制器，而无法组成一个计算机硬件“系统”，更无法运行“程序”了。 “组成原理”实验课的三个发展阶段(续) 第二阶段：克服了原有的不足，将实验平台的功能扩展，将中小规模的集成电路固定在实验台上，学生只需通过连接相应的引脚来完成功能部件的功能；发展到后来，将整个计算机主机系统做在实验台上（即实验台本身就是一台实验计算机），学生可以通过操作“开关”、“按钮”“指示灯”（也可利用计算机终端）来理解一台完整的计算机的组成，同时，学生可以自己设计指令（伪指令）在系统上调试运行；这种实验方式较好的解决了在有限的时间内让学生全面的了解计算机的工作原理；特别是通过学生自己设计、调试指令（微程序）来加深理解；但不足的是：“硬件电路”系统部分仍然属于“验证型”实验，学生无法自己来设计硬件系统。 “组成原理”实验课的三个发展阶段(续) 第三阶段： 随着电子技术、计算机软件的发展及EDA技术的迅速发展，已经使我们的实验环境得到了很大的改善，即我们已经可以利用这些新技术为我们的实验课服务了：我们能够利用超大规模集成电路、EDA技术和计算机技术来实现一个完全的“设计型”实验。 二.如何做 “组成实验” 1.思路： 由传统的以验证性为主的实验改为适应 现代技术的以设计性为主的实验. 如何做“组成实验” ( 续) 2.方式: 传统：固定的系统框架（小规模IC）+用户可自己 设计指令（及微程序）+相关的辅助软件(联 机程序PCEC+交叉汇编ASEC等）发展为 ↓ 现代：EDA技术+FPGA（超大规模集成电路）芯 片+硬件描述语言HDL (Electronic Design Automation ) (Hardware Descriotion Language) 注释： 概括：EDA技术就是依赖功能强大的计算机，在EDA软件平台上对设计文件（用HDL对数字系统进行逻辑描述）自动完成逻辑编译，逻辑化简，逻辑分割，逻辑综合，结构综合以及逻辑优化和仿真测试，直至实现既定的系统的功能。 HDL是EDA技术的重要组成部分，VHDL是作为数字系统设计的主流的硬件描述语言。  3. 预备：设计方法+设计工具+开发环境： 自顶向下的设计方法,即把设计任务分解到可 控制的规模的方法，使它形成了层次结构。就是在设计流程中各设计环节逐步求精的过程 B. 选用设计工具 VHDL： 因为它功能非常强大，不仅适合仿真，构建一 个大的系统,对系统的行为/结构进行描述，也适合设计具体的硬件电路。 C．开发环境为：QUARTUS II （Altera 公司）： 开发产品的大部分工作由它完成。 4.一个项目的设计过程： 自然语言说明→ VHDL的系统行为描述→系统的分解 →RTL模型的递交→门级模型产生→ 最终（物理布线）实现的底层电路 5.实验方法及步骤 从书上的例子开始 验证/设计/调试 ： 从设计功能部件开始到系统（核心）（包括软硬件）的设计。 利用EDA软件（QUARTUSII）平台和编程语言（工具）VHDL进行（完成）以下过程： 编辑→综合→仿真→编程（下载）→调试等 系统设计方案：自顶向下(分层次分模块) 也可以一开始进行系统的总体设计 三. 相关概念介绍 Cyclone 系列（Altera）的FPGA 硬件描述语言VHDL 层次结构 综合 1.超大规模集成电路（芯片）：CPLD/FPGA： “与-或”结构 / “SRAM查找表”结构（通过查找RAM中的数据产生逻辑函数）， 并用多个查找表构成一个查找表阵列 （可编程门阵列Programmable Gate Array） → 发展为FPGA (Field) Cyclone 系列（Altera）的FPGA Cyclone器件可编程资源来源： 逻辑阵列块LAB 嵌入式存储器 数十个M4K存储器块（双端口、 ROM、