多路智能竞赛抢答器设计课程设计解析：.docVIP

数字电路课程设计任务书 专业班级： 学生姓名： 指导教师： 工作单位： 题 目: 多路智能竞赛抢答器设计 初始条件： 优先编码器 74LS148 RS锁存器 74LS279 显示译码器 74LS47 定时芯片 555 计数器 74LS192 74LS90 与门 74LS08 或门 74LS32 与非门 74LS00 七段数码管 、蜂鸣器、电容电阻若干 要求完成的主要任务: 基本功能 ①设计一个智力竞赛抢答器，可以同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。 ②给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 ③抢答器具有数据锁存和显示功能。抢答开始，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外要封存输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到系统清零为止。 扩展功能 ①抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定，档节目主持人按下“开始”按钮后，要求定时器立即倒计时，并在显示器上显示，同时扬声器发出短暂声响，声响持续0.5S左右。 ②参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 ③如果定时抢答时间已到，去没有选手抢答，则本次抢答无效，系统短暂报警，并封存输入电路，禁止选手超时后抢答，时间显示器上显示00。 时间安排： 7.4： 理论设计 7.5～7.6：安装调试或仿真 7.7： 撰写报告 7.9： 答辩 指导教师签名： 2011年 7月 1日 系主任签名： 2011年 7 月 1 日 目 录 1. 多路智能竞赛抢答器原理与设计 1 1.1抢答器原理 1 1.2总体方案设计 1 1.3电路原理设计 2 1.3.1 八路抢答电路设计 2 1.3.2定时电路设计 5 2. Multisim仿真与制作 12 2.1抢答仿真 12 2.2定时抢答仿真 14 2.3仿真结果分析 16 2.4总电路图 17 3. 结与体会 18 4.元件清单 19 参考文献 20 1. 多路智能竞赛抢答器原理与设计 1.1抢答器原理 抢答器基本原理框图如下图1-1所示： 抢答者按下抢答按钮后，启动锁存电路，锁存最先抢答者抢答成功的状态，并阻止其他选手的抢答。译码显示电路将抢答的结果译码显示出来。清零按钮按下后，电路复位回初始状态后，可以进行下一轮的抢答。 1.2总体方案设计 第一种方案： 第一种方案流程图如下图1-2所示： 抢答按钮连接控制电路，抢答开始，有选手按下抢答按钮后，控制电路是锁存器锁存各个抢答路的电平高低，从而锁存了第一位抢答者的抢答信号，同时切断其他抢答者的抢答信号，阻止其他选手的抢答。编码器将抢答结果译成二进制数送给下一级译码显示电路，译码显示电路显示抢答成功者的号码。 声响电路可以发出提醒声响，定时电路有定时抢答功能，并能显示倒计时的时间。 该方案满足设计的功能要求，但是用锁存器锁存抢答结果这一思路有缺陷，就是可能有两个选手抢答时间间隔很小，两路的抢答信号同时锁存了起来，导致编码器编码出错，下一级译码显示电路不能显示抢答结果。 第二种方案： 第一种方案流程图如下图1-3所示： 第二种方案的原理和第一种方案基本一样，只是在第一种方案上做了改进，在锁存器和抢答按钮之间增加了优先编码器，避免了多路的抢答信号同时被锁存，编码器编码出错，下一级译码显示电路不能显示抢答结果的情况。 综合两种方案，故选择第二种方案。 1.3电路原理设计 1.3.1 八路抢答电路设计 该部分用到的芯片有74LS47、74LS279、74LS148，其引脚图和逻辑图如下： 74LS47的电路符号和引脚图如下图1-4： 74LS47的逻辑图如下图1-5：