数字电子技术期末复习资料.docVIP

数字电子技术 一、单选题 1.74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=000时，输出应为（）。 ABCD.2.以下电路中可以实现“线与”功能的有 A.与非门B.三态输出门 C.集电极开路门D.不定 3.，当时， A. B. C. D. 4.分别用842lBCD码表示2为（）（2分） A.230 B.98 C.980 5.已知R、S是或非门构成的基本RS触发器输入端，则约束条件为 A.RS=0 B.R+S=1 C.RS=1 D.R+S=0 .6.由两个TTL或非门构成的基本RS触发器的置0端及置1端初始态均为高电平，若同时由高电平跳到低电平，则触发器状态应变为 A.置0 B.置1 C.保持D.不定 .7.以下电路中常用于总线应用的有 A.TSL门B.OC门C.漏极开路门D.CMOS与非门 .8.功能最全的触发器是（） A.主从RS触发器B.JK触发器 C.同步RS触发器D.D触发器 .9.存在约束条件的触发器是 A.基本RS触发器B.D锁存器 C.主从JK触发器D.D触发器 .10.数字电路中使用的数制是（）。 A.二进制B.八进制C.十进制D.十六进制 .11.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（） A.m1与m3 B.m4与m6 C.m5与m13 D.m2与m8 .12.仅具有“置0”“置1”“保持”“翻转”功能的触发器是___________。 A.JK触发器；B.T触发器； C.D触发器；D.T’触发器。 .13.下列触发器具有空翻现象（） A.边沿D触发器B.同步D触发器 C.主从JK触发器 14.设计一个6进制的同步计数器，需要个触发器。 A.3 B.4 C.5 D.6 .15.42．下列关于74LS194的描述，_____是错误的。 A.74LS194是通用移位寄存器，可以实现四种基本移位功能 B.74LS194无法实现同步清零 C.是双向移位寄存器 D.74LS194的清零端子是以异步方式工作的 .16.有一个与非门构成的基本RS触发器，欲使该触发器保持原态，则输入信号应为______。 A.S=R=0 B.S=R=1 C.S=1,R=O D.S=0,R=1 .17.由与非门构成的基本RS触发器，当时，则（）。 A.Q=1 B.Q=0 C.Q不变D.Q不定 .18.74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出应为（）。 ABCD.19.n个触发器的最大状态数是__。 A.n B.2n C.2n D.2n-1 .20.不能用作计数器的触发器是 A.同步RS触发器B.边沿D触发器 C.边沿JK触发器 .21.5．对于T触发器，若原态Q=0，欲使新态Qn+1=1，应使输入T= A.0 B.不确定 C.Q D. 22.对于CMOS门电路，以下说法错误的是 A.输入端悬空会造成逻辑出错 B.输入端接510KΩ的大电阻接地相当于接高电平 C.输入端接510Ω的小电阻接地相当于接低电平 D.噪声容限与电源电压有关 .23.TTL门电路输入端悬空时，应视为 A.高电平B.低电平C.零电平D.不定 .24.摩尔型时序逻辑电路的输出 A.只与当时外输入信号有关B.只与当时电路内部状态有关 C.与外输入和内部状态都有关D.以上三种说法都对 .25.由或非门组成的基本RS触发器，当R=1，S=0时，则是 A.Q=0 B.Q=1 C.无效状态D.保持状态.已知Q1Q2Q3Q4是同步十进制计数器的输出，若以Q3作为进位。则其周期和正脉冲宽度是 A.10个cp脉冲，正脉冲宽度为1个cp周期 B.10个cp脉冲，正脉冲宽度为2个cp周期 C.10个cp脉冲，正脉冲宽度为4个cp周期 D.10个cp脉冲，正脉冲宽度为8个cp周期 .2.已知R、S是或非门构成的基本RS触发器输入端，则约束条件为 A.RS=0 B.R+S=1 C.RS=1 D.R+S=0 .28.寄存器由组成。 A.门电路 B.触发器 C.触发器和具有控制作用的门电路。 .在四变量卡诺图中，逻辑上不相邻的一组最小项为：（） A.m1与m3 B.m4与m6 C.m5与m13 D.m2与m8 .．在下列触发器中，有约束条件的是 A.主从JK触发器B.主从D触发器 C.同步RS触发器D.边沿D触发器 ..电路的输出状态仅与当前的输入信号有关，与前一时刻的输出无关，这种电路为 A.组合电路B.时序电路C.门电路D.分立元件 ..二进制数[101101]2和下列数中（）相等 A.[46]10 B.[2D]16 C.[