多功能数字钟实验要点详解.doc

EDA设计Ⅱ实验报告 ——多功能数字钟设计 学院：电子信息与光电技术学院 学号： 姓名： 指导老师： 完成时间： 摘 要 本实验报告阐述EDA(Ⅱ)实验课程中多功能数字的设计思路及设计过程。设计过程采用层次化设计方法，按功能将多功能数字钟划分为多个模块，以实现数字钟的00:00:00到23:59:59的计时、校时校分、保持清零、整点报时、切换显示及闹钟的功能。其中采用原理图设计各功能模块中的数字逻辑电路，在 QuartusⅡ7.1中完成模块的功能仿真测试，最终将电路下载至EDA实验室的CycloneIII系列芯片中EP3C25F324 芯片中实现数字钟的功能。 关键词：多功能数字钟 层次化 原理图 QuartusⅡ7.1 仿真测试 Abstract This report mainly addressed the method and process of designing the multi-functional digital clock of the EDA experiment. The whole designing progress used the method of hierarchical. According to the functions, the digitial clock was divided into several modules,It realizes the digital clock 00:00:00 to 23:59:59 timing calibration, keeping and clearing,the whole point time keeping and alarming.The functional simulation was completed under the environment of QuartusⅡ7.1. At last, it was download to EP3C25F324 chip of Cyclone to achieve the function of multi-functional digital clock. Keywords：multi-functional digital clock hierarchical schematic diagram QuartusⅡ7.1 simulation 目 录 一、设计要求说明………………………………………………4 二、方案论证……………………………………………………4 三、基础电路子模块设计及仿真 1分频电路………………………………………………………6 2计时电路………………………………………………………10 3使能控制电路…………………………………………………11 4整点报时电路…………………………………………………14 5译码显示电路…………………………………………………15 6 消颤电路………………………………………………………18 7 基础总电路……………………………………………………19 四、闹钟电路子模块设计及仿真 1闹钟设定电路…………………………………………………19 2 校分校时开关复用电路………………………………………20 3 比较电路………………………………………………………22 4 报时复用电路…………………………………………………23 5 显示复用电路…………………………………………………24 6 含闹钟总电路…………………………………………………25 五、程序的下载和调试…………………………………………26 参考文献…………………………………………………………26 附：实验感想 一、设计要求说明 1.设计完成内容 设计一个数字钟，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。 同时在具有基本功能的基础上，增加闹钟功能。 2.设计基础要求： 1)能进行正常的时、分、秒计时功能； 2)分别由六个数码管显示时分秒的计时； 3)开关控制功能： K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）； K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）； K3是计时和闹钟复用的校分开关（K3=0正常工作，K3=1时可以快速校分）； K4是计时和闹钟复用的校时开关（K4=0正常工作，K4=1时可以快速校时）； K5是计时和闹钟的显示切换开关（K5=0显示正常计时，K5=1时显示闹钟设定）； K6是闹钟的开关（K6=0闹钟关闭，K6=1时闹钟打开） 4)使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”