高速pcb設計指南之六.docVIP

高速PCB設計指南之六 第一篇 混合信號電路板的設計準則 類比電路的工作依賴連續變化的電流和電壓。數位電路的工作依賴在接收端根據預先定義的電壓電平或門限對高電平或低電平的檢測，它相當於判斷邏輯狀態的“真”或“假”。在數位電路的高電平和低電平之間，存在“灰色”區域，在此區域數位電路有時表現出類比效應，例如當從低電平向高電平(狀態)跳變時，如果數位信號跳變的速度足夠快，則將産生過沖和回鈴反射現象。 對於現代板極設計來說，混合信號PCB的概念比較模糊，這是因爲即使在純粹的“數位”器件中，仍然存在類比電路和類比效應。因此，在設計初期，爲了可靠實現嚴格的時序分配，必須對類比效應進行仿真。實際上，除了通信産品必須具備無故障持續工作數年的可靠性之外，大量生産的低成本/高性能消費類産品中特別需要對類比效應進行仿真。 現代混合信號PCB設計的另一個難點是不同數位邏輯的器件越來越多，比如GTL、LVTTL、LVCMOS及LVDS邏輯，每種邏輯電路的邏輯門限和電壓擺幅都不同，但是，這些不同邏輯門限和電壓擺幅的電路必須共同設計在一塊PCB上。在此，通過透徹分析高密度、高性能、混合信號PCB的佈局和佈線設計，你可以掌握成功策略和技術。 一、混合信號電路佈線基礎  當數位和類比電路在同一塊板卡上共用相同的元件時，電路的佈局及佈線必須講究方法。圖1所示的矩陣對混合信號PCB的設計規劃有幫助。只有揭示數位和類比電路的特性，才能在實際佈局和佈線中達到要求的PCB設計目標。 圖1：類比和數位電路：混合信號設計的兩個方面 　 在混合信號PCB設計中，對電源走線有特別的要求並且要求類比雜訊和數位電路雜訊相互隔離以避免雜訊耦合，這樣一來佈局和佈線的複雜性就增加了。對電源傳輸線的特殊需求以及隔離類比和數位電路之間雜訊耦合的要求，使混合信號PCB的佈局和佈線的複雜性進一步增加。 如果將A/D轉換器中類比放大器的電源和A/D轉換器的數位電源接在一起，則很有可能造成類比部分和數位部分電路的相互影響。或許，由於輸入/輸出連接器位置的緣故，佈局方案必須把數位和類比電路的佈線混合在一起。 在佈局和佈線之前，工程師要弄清楚佈局和佈線方案的基本弱點。即使存在虛假判斷，大部分工程師傾向利用佈局和佈線資訊來識別潛在的電氣影響。 二、現代混合信號PCB的佈局和佈線  下面將通過OC48介面卡的設計來闡述混合信號PCB 佈局和佈線的技術。OC48代表光載波標準48，基本上面向2.5Gb串列光通訊，它是現代通訊設備中高容量光通訊標準的一種。OC48介面卡包含若干典型混合信號PCB的佈局和佈線問題，其佈局和佈線過程將指明解決混合信號PCB佈局方案的順序和步驟。 圖2：OC48介面卡的邏輯 　  如圖2所示，OC48卡包含一個實現光信號和類比電信號雙向轉換的光收發器。類比信號輸入或輸出數位信號處理器，DSP將這些類比信號轉換爲數位邏輯電平，從而可與微處理器、可編程閘陣列以及在OC48卡上的DSP和微處理器的系統介面電路相連接。獨立的鎖相環、電源濾波器和本地參考電壓源也集成在一起。  其中，微處理器是一個多電源器件，主電源爲2V，3.3V的I/O信號電源由板上其他數位器件共用。獨立數位時鐘源爲OC48 I/O、微處理器和系統I/O提供時鐘。 經過檢查不同功能電路塊的佈局和佈線要求，初步建議採用12層板，如圖3所示。微帶和帶狀線層的配置可以安全地減少鄰近走線層的耦合並改善阻抗控制。第一層和第二層之間設置接地層，將把敏感的類比參考源、CPU核和PLL濾波器電源的佈線與在第一層的微處理器和DSP器件相隔離。電源和接地層總是成對出現的，與OC48卡上爲共用3.3V電源層所做的一樣。這樣將降低電源和地之間的阻抗，從而減少電源信號上的雜訊。 要避免在鄰近電源層的地方走數位時鐘線和高頻類比信號線，否則，電源信號的雜訊將耦合到敏感的類比信號之中。 要根據數位信號佈線的需要，仔細考慮利用電源和類比接地層的開口(split)，特別是在混合信號器件的輸入和輸出端。在鄰近信號層穿過一開口走線會造成阻抗不連續和不良的傳輸線回路。這些都會造成信號質量、時序和EMI問題。 有時增加若干接地層，或在一個器件下面爲本地電源層或接地層使用若干週邊層，就可以取消開口並避免出現上述問題，在OC48介面卡上就採用了多個接地層。保持開口層和佈線層位置的層疊對稱可以避免卡變形並簡化製作過程。由於1盎司覆銅板耐大電流的能力強，3.3V電源層和對應的接地層要採用1盎司覆銅板，其他層可以採用0.5盎司覆銅板，這樣，可以降低暫態高電流或尖峰期間引起的電壓波動。 如果你從接地層往上設計一個複雜的系統，應採用0.093英寸和