基于FPGA的伪随机码的曼彻斯特编译码总结.doc

基于FPGA的曼彻斯特编译码设计）,双向码，是一种自同步的编码方式，即时钟同步信号隐藏在数据波形中，亦即在传输代码信息的同时，也将时钟同步信号一起传输到对方。另外，曼彻斯特码每位编码中有一跳变，不存在直流分量。因此该码具有自同步能力和良好的抗干扰性能。 曼彻斯特编码（Manchester Encoding），也叫做相位编码(PE)，是一个同步时钟编码技术，被物理层使用来编码一个同步位流的时钟和数据。曼彻斯特编码被用在以太网媒介系统中。曼彻斯特编码提供一个简单的方式给编码简单的二进制序列而没有长的周期和转换级别，因而防止时钟同步的丢失，或来自低频率位移在贫乏补偿的模拟链接位错误。 FPGA采用了逻辑单阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。借助EDA工具中的编译器、综合器、适配器、时序仿真器和编程器等工具进行相应的处理，才能使已完成的设计在FPGA上进行硬件实现并得到测试结果。EDA工具有多种途径完成目标系统的输入，如HDL文本输入方式、原理图输入方式、状态图输入方式以及混合输入方式等。相对而言，HDL文本输入方式是最基本也是最直接的输入方式。将通过实例具体介绍基于Quartus II的VHDL文本输入流程，包括设计的输入、综合、适配、仿真测试和编程下载等。 图4.1.1 线性反馈移存器的一般组成原理图 实验程序波形如图4.1.2 4.1.2 M随机序列波形 在M序列的程序设计中，在时钟信号CLK上升沿下,在使能端LED为高电平的条件下对输入端进行初始设置。在时钟第一个上升沿且在使能端为高电平的条件下将初始值设置为Z=“000000001”。在第二个时钟上升沿的条件下按照程序设计即M序列产生规则进行M序列编码。在初始值为Z=“000000001”的条件下，理论分析可得第二个时钟上升沿到第十七个时钟上升沿M序列输出为10000000011001100110 在每一个时钟上升沿后各个移位寄存器的输出逻辑位移矢量为 [000000001] [100000000] [110000000] [011000000] [001100000] [100110000] [110011000] [011001100] [001100110] [000110011] [100011001] [110001100] [011000110] [101100011] [110110001] [011011000] 有仿真图分析可得所设计的模块输出与理论分析相同。故可以验证程序描述正确。M序列编码程序见附录一。 4.2曼彻斯特编码模块 曼彻斯特编码电平跳变的规则是：低电平的中间时刻跳变表示‘0’，用高电平中间时刻的跳变表示‘1’，如下图所示。因而防止时钟同步的丢失，或来自低频率位移在贫乏补偿的模拟链接位错误。在这个技术下，实际上的二进制数据被传输通过这个电缆，不是作为一个序列的逻辑1或0来发送的具有自同步能力和良好的抗干扰性能。但每一个码元都被调成两个电平，所以数据传输速率只有调制速率的1/2。 图4.2曼彻斯特编码 曼码编码过程可分为三部分：1)检测编码周期是否开始，产生同步字头；2)进行输入数据的曼彻斯特编码3)产生奇偶校验位并对其进行编码，编码周期结束。 编码器的设计流程如图4.2.1所示： 当使能信号为高电平时，编码周期开始，当同步选择信号SS为“1”，输出信号为命令同步，若为“0”，表示输出信号为数据同步，当输入数据使能信号 send为“1”时，表明允许数据输入，输入时间将持续16个编码周期，若输入的数据信元 din为“1”，编码就通过输出一个下降沿来表示， 当输入数据为“0”时，编码则输出一