第八九十章-CPU03-组合逻辑控制器设计要点.ppt

CPU 史苇杭 办公室：306 办公电话：0371电子邮件：shiwh@zzu.edu.cn 《 计算机组成原理 》 系 统 总 线 存储器 运算器 控制器 接口与通信 输入/输出设备 Cache 第八章 CPU的结构与功能（最难） （含 第八章+第四篇） 8.1 CPU的基本功能与组成（8.1） 8.2 时序系统和控制方式（8.2 8.3 9） 8.3 组合逻辑设计（10） 8.4 微程序设计（10） 第八章 CPU的结构与功能 时序系统是控制器的心脏， 其功能是为指令的执行提供各种定时信号。 （一条指令分不同执行阶段即周期-节拍） 8.2、时序系统和控制方式 8.2.1 时序系统（周期、节拍） 8.2.2 指令流程 8.2.3 指令流水（并行执行） 8.2.4? 时序控制 提高访存速度： 1、采用高速存储芯片 2、多体并行存储结构 3、采用高速缓冲存储器 提高CPU速度：P345 1、采用高速逻辑部件 2、改进系统结构： 采用流水技术开发系统的并行性。 1、指令流水线结构 设一条指令流水线分 7 段， 每段需一个时钟周期完成任务。 若流水线不出现断流 1 个时钟周期出 1 结果 不采用流水技术 7 个时钟周期出 1 结果 理想情况下，7 级流水 的速度是不采用流水技术的 7 倍。 8.2.3 指令流水– 流水线CPU 2、运算流水线结构（在运算器中使用流水线技术） 完成 浮点加减 运算，可分 对阶、尾数求和、规格化 三段。 分段原则：每段 操作时间 尽量 一致。 8.2.3 指令流水– 流水线CPU 流水线运行中会出现以下三种相关冲突，致使流水线断流。 1）结构相关 多条指令进入流水线后，在同一时钟周期内争用同一个逻辑部件， 则发生的冲突。 例如：假定一条指令流水线由五段组成。在第4个时钟周期， I1与I4两条指令同时访存，若只有一个存储体，则冲突。 解决办法：1）后推法：第I4条指令停顿一拍后再启动； 2）设置两个存储体，一个存指令，一个存数据。 IF 取指 ID 译码 EX 执行 MEM 存取数 WB 写回 8.2.3 指令流水– 流水线中的冲突问题 2）数据相关 　 多条指令进入流水线后，指令的处理是重叠进行的，当后继指令所 需的操作数，刚好是前一指令的运算结果时，则发生冲突。 例如：ADD指令与SUB指令发生了数据相关冲突。 解决办法：1）后推法； 2）在流水CPU的运算器中设置若干暂存器， 暂时保留运算结果，以便后继指令直接使用。 ADD R1，R2，R3 （R2）+（R3） → R1 SUB R4，R1，R5 （R1）-（R5） → R4 AND R6，R1，R7 （R1）∧（R7）→ R6 8.2.3 指令流水– 流水线中的冲突问题 IF 取指 ID 译码， 读寄存器 EX 执行 访存地址 MEM 访存 WB 写寄存器 3） 控制相关 多条指令进入流水线后，其中若包括有转移指令，依据转移条件， 可能转移到新的目标地址，从而使流水线发生断流。 为了减小转移指令对流水线性能的影响，常用两种转移处理技术： 延迟转移法 由编译程序重排指令序列来实现。 基本思想是“先执行再转移”，即发生转移时并不排空指令 流水线，而是让紧跟在转移指令之后，已进入流水线 的少 数几条指令继续完成。 转移预测法 用硬件方法实现。 依据指令过去的行为预测将来的行为，通过使用转移取和 顺序取两路指令预取队列器，以及目标指令Cache，可将 转移预测提前到取指阶段进行。 8.2.3 指令流水– 流水线中的冲突问题 转移指令 指令1 指令2 指令3 例：流水线中有三类数据相关冲突： 写后读相关；读后写相关；写后写相关。 判断以下三组指令各存在哪种类型的数据相关。 （1） I1: 　ADD R1，R2，R3 ；　 (R2) + (R3) 送（R