基于FPGA的边界扫描测试系统设计.docVIP

基于FPGA的边界扫描测试系统设计 【摘要】随着集成电路技术的快速发展，传统的PCB电路板测试所采用探针的方法已经不现实，边界扫描技术解决了这一传统的PCB板测试的难题。本文设计的边界扫描测试系统可以实现对JTAG的访问以及完成对被测电路板器件IDCODE等方面的测试。实验结果表明，该系统测试方便，简单。 【关键词】边界扫描控制器;1149.1;FPGA;USB2.0 Abstract：With the rapid development of integrated circuit technology，traditional PCB circuit board test methods used in the probe have many problems.Boundary-scan technology solve the traditional problems of PCB board testing.Boundary_scan test system designed in this paper can achieve to access to the JTAG and complete the IDCODE test on the device of the circuit boards.Experimental results show that the system testing convenient and simple. Key words：boundary scan controller;1149.1;FPGA;USB2.0 在科技高度发达的今天，测试工作已经成为制造能力及实用性水平的重要标志。随着社会的发展，对测试技术也提出了越来越高的要求。采用物理接触的测试探针来测试PCB印刷电路板已经不符合时代发展的需要，而且随着集成电路的迅速发展，IC芯片的集成度不断提高，引脚数量增加的同时间距越来越小，传统方法已经力不从心。因此，一种将可测试性直接设计到集成电路芯片的技术应运而生。1990年IEEE正式承认了JTAG标准，并定为IEEE1149.1-90。应用边界扫描技术可以简化电子设备的可测试设计过程，缩短设计开发周期。本文设计的边界扫描测试系统由三部分构成，分别是上位机软件部分、边界扫描测试卡以及被测PCB板。其中PC机与边界扫描测试卡采用USB通信，该种通信方式速度高，使用方便。FPGA接到上位机通过USB发送的指令，再通过一定的处理来完成对JTAG口的时序控制，从而实现对被测PCB板的测试。实验表明，该系统设计合理，能对被测芯片进行准确的功能测试。 图1 边界扫描结构简图 1.边界扫描测试技术的理论介绍 IEEE 1149.1标准规定了一个四线串行接口（第五条线是可选的），该接口称作测试访问端口（TAP），用于访问复杂的集成电路。TAP有五条信号线，分别是TDI、TDO、TCK、TMS和TRST。TDI是测试数据输入引线，从它输入到芯片中的数据存储在指令寄存器中。TDO是测试数据输出引线，串行数据从这条引线上离开芯片。边界扫描逻辑由TCK（测试时钟）上的信号计时，而且TMS（测试模式选择）信号驱动TAP控制器的状态。TRST（测试重置）是可选项。在PCB上可串行互连多个可兼容扫描功能的IC，形成一个或多个扫描链，每一个链都有其自己的TAP。在正常的操作过程中，IC执行其预定功能，就好像边界扫描电路不存在。但是，当为了进行测试或在系统编程而激活设备的扫描逻辑时，数据可以传送到IC中，并且使用串行接口从IC中读取出来。这样数据可以用来激活设备核心，将信号从设备引线发送到PCB上，读出PCB的输入引线并读出设备输出。它的结构示意简图如图1所示。 有了这样的结构基础，我们就可以将输入引脚或逻辑输出的状态捕获到移位寄存器中，还能将移位寄存器的内容施加到输入逻辑或者输出引脚中。 2.测试系统设计 该测试系统由PC机，USB通信模块，FPGA控制器模块和被测电路板组成。如图2所示。PC机部分主要完成通信功能的实现，FPGA通过USB通信模块将PC机发送过来的命令、指令等数据经过一定的处理，转换成对JTAG口的时序控制，从而实现对被测PCB板的测试。被测PCB板是完成可测试性设计的电路板。 图2 边界扫描控制器总体框图 2.1 硬件设计 控制器模块主要采用Altera的FPGA芯片EP2C8Q208C8，EP2C8Q208C8内部有2个锁相环（PLL）和8个全局时钟网络，8256个逻辑单元（LE），36个M4K RAM，18个乘法器模块，可用I/O数138个。EP2C8Q208C8具有低成本、高性能、低功耗的优点，因此这里选择该器件作为系统的控制器件。由于Altera的EP2C8Q208C8采用的是SRAM工艺，掉