《数字电子技术教学资料》4第3章.pptVIP

* 三、用数据选择器实现组合逻辑函数 　　由于数据选择器在输入数据全部为 1 时，输出为 地址输入变量全体最小项的和。 例如 4 选 1 数据选择器的输出Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 　　 当 D0 = D1 = D2 = D3 = 1 时，Y = m0 + m1+ m2 + m3 。 　　 当 D0 ~ D3 为 0、1 的不同组合时，Y 可输出不同的 最小项表达式。 而任何一个逻辑函数都可表示成最小项表达式， 　　当逻辑函数的变量个数和数据选择器的地址 输入变量个数相同时，可直接将逻辑函数输入变 量有序地接数据选择器的地址输入端。 因此用数据选择器可实现任何组合逻辑函数。 * CT74LS151 有 A2、A1 、A0 三个地址输入端，正好用以输入三变量 A、B、C 。 [例] 试用数据选择器实现函数 Y = AB + AC + BC 。 该题可用代数法或卡诺图法求解。 Y为三变量函数 ，故选用 8 选 1 数据选择器，现选用 CT74LS151。 代 数 法 求 解 解： (2)写出逻辑函数的最小项表达式 Y = AB + AC + BC = ABC + ABC + ABC + ABC (3) 写出数据选择器的输出表达式 Y′= A2A1A0D0 + A2A1A0D1 + A2A1A0D2 + A2A1A0D3 + A2A1A0D4 + A2A1A0D5 + A2A1A0D6 + A2A1A0D7 (4)比较 Y 和 Y′两式中最小项的对应关系 (1)选择数据选择器 令 A = A2 ，B = A1 ，C = A0 则 Y′= ABCD0 + ABCD1 + ABCD2 + ABCD3 + ABCD4 + ABCD5 + ABCD6 + ABCD7 ABC ABC ABC ABC ABC ABC ABC ABC + + + 为使 Y = Y′，应令 D0 = D1 = D2 = D4= 0 D3 = D5 = D6 = D7 = 1 * (5)画连线图 CT74LS151 A2 A1 A0 D0 D7 D6 D5 D4 D3 D2 D1 ST Y Y Y′ A B C 1 即可得输出函数 D0 D2 D1 D4 D7 D6 D5 D3 1 * (1)选择数据选择器 选用 CT74LS151 (2)画出 Y 和数据选择器输出 Y ? 的卡诺图 (3)比较逻辑函数 Y ?和 Y 的卡诺图 设 Y = Y ?、A = A2、B = A1、C = A0 对比两张卡诺图后得 D0 = D1 = D2 = D4 = 0 D3 = D5 = D6 = D7 = 1 (4)画连线图 A BC 0 1 00 01 11 10 1 1 1 1 0 0 0 0 Y的卡诺图 A2 A1A0 0 1 00 01 11 10 D6 D7 D5 D3 D0 D1 D2 D4 Y′ 的 卡 诺 图 1 1 1 1 D6 D7 D5 D3 卡 诺 图 法 求 解 解： 与代数法所得图相同 * * * * 主要要求： 理解加法器的逻辑功能及应用。 了解数值比较器的作用。 6.6 加法器和数值比较器 * 一、加法器 (一) 加法器基本单元 半加器 　　Half Adder，简称 HA。它只将两个 1 位二进制数相加，而不考虑低位来的进位。 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 Ci Si Bi Ai 输 出 输 入 Ai Bi Si Ci CO ∑ * 全加器 　　Full Adder，简称FA。能将本位的两个二进制数和邻低位来的进位数进行相加。 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 Ci Si Ci-1 Bi Ai 输 出 输　入 Ai Bi Si Ci CO ∑ CI Ci-1 * (二) 多位加法器 实现多位加法运算的电路 　　其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。 　　其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。 串行进位加法器 超前进位加法器 * 串行进位加法器举例 A3 B3 C3 S3 CO ∑ CI S2 S1 S0 A2