高速PCB设计中影响信号完整性的因素及解决方案.docVIP

高速PCB设计中影响信号完整性的因素及解决方案 　　摘要：高速数字系统的信号完整性问题主要分为反射、串扰、延迟、振铃和阻抗匹配等。基于高速电路设计的信号完整性基本理论，对高速电路信号完整性问题进行深入分析，给出了高速电路问题的一些解决方案。借助Polar Si9000（有损传输线场求解器）软件对电路板传输线的导线宽度、导线间距、填充介质进行仿真，确保阻抗匹配以保证数据的高速传输，为成功设计电路板提供了保证。 　　关键词：信号完整性 仿真 传输线 Polar Si9000 　　中图分类号：tp274 文献标识码：A 文章编号：1007-9416（2015）04-0051-02 　　Abstract：The problem of signal integrity in high speed digital system， mainly for reflection， crosstalk， delay， ringing and impedance matching.Based on the basic theory of signal integrity in high - speed circuit design， the paper analyzes these problems of signal integrity in high - speed circuit， and gives some solutions for high - speed circuit. In order to guarantee high speed transmission of data to ensure impedance matching， circuit board transmission line conductor width， wire spacing， filling medium is simulated with polar Si9000 （lossy transmission line field solver） software. It provides a guarantee for the successful design of the circuit board. 　　Key Words：Signal Integrity； Simulation； Transmission line； Polar Si9000 　　1 引言 　　电子技术的不断进步，数字系统的时钟频率越来越高，信号上升沿时间越来越短，PCB系统已不再像以往设计中仅仅只是支撑电子元器件的平台，而变成了一个高性能的系统结构。从电气性能角度看，高速信号间的互连不在是畅通和透明的了，高速PCB的导线互连和板层特性对系统的影响已不能被忽略[1]。如何处理由高速信号互连引起的反射、串扰、延迟、振铃和阻抗匹配等信号完整性问题，确保信号传输的质量，是一个设计能否成功的关键。根据仿真结果制定相关布局、布线规则约束PCB设计，对达到良好的设计效果有着重要意义。 　　2 PCB信号完整性基本理论 　　2.1 高速电路及判定法则 　　对于高速电路，有两种定义：一种定义是当电路中的数字信号在传输线上的延迟大于其20%上升沿时间时，即为高速电路[2]；一种是当数字逻辑电路的频率达到或者超过45MHz～50MHz时的电路称为高速电路。 　　L（导线长度（inch））为高速电路，L（导线长度（inch））为低速电路，为脉冲上升沿时间。 　　2.2 信号传播速度、脉冲上升沿时间 　　信号在空气中传播的速率是（），PCB 的材料FR4的介电常数，，信号在PCB中的传播的速率=。脉冲上升沿时间：，100MHz信号的上升沿时间就是1ns。当信号在PCB走线上的时延高于信号上升沿时间的20%时，信号会产生明显的振铃。对于上升时间为1ns（100MHz）的方波信号来说，PCB走线长度为0.2ns*6=1.2inch以上时，信号就会有严重的振铃，所以临界长度就是1.2inch，大约3cm。 　　对于高速信号线要根据PCB板材料的介电常数计算出信号走线的临界长度，在布线时注意走线长度不能大于临界长度，否则会引发信号完整性问题。 　　2.3 特性阻抗 　　特性阻抗是高速电路中阻抗匹配的一个重要参数，阻抗匹配关系到高速信号的反射、振铃、上冲、下冲，直接影响到高速信号传输的完整性，在高速设计中非常重要。 　　信号沿着传输线传输，其电压与流经电流的即时比值称为信号受到的瞬态阻抗。传输线瞬态阻抗：=50，表示单位长度电容量pF/inch（一般为3.3pF/inch），=4。当传输线沿途的瞬态阻抗为恒定值时，这个值被称为传输线的特性阻抗。对于电路板上常见的单端传