第七章集成电路设计技术与工具解析.pptVIP

零极点 零极点本来就是用来描述电路特性的，在当频率在某个零点处，系统的幅值增益增加20dB/dec,在某个极点处减小20dB/dec，但其相位特性还得依据实际电路来决定 CMOS运算放大器设计 （5）建立时间 （1%）：运放在开环状态下，输入信号为大信号激励，运放由进入线性的开始点到输出稳定到稳定值的（1%）范围内所需要的时间。 （6）共模抑制比：运放在开环状态下，对共模信号或共模噪声的抑制能力，其表达式为 （7）电源电压：提供给运放的工作电压。 （8）输入共模范围：运放在开环状态下允许 的输入共模电压范围。 CMOS运算放大器设计 （9）输出范围：运放在开环状态下，输出电压能够达到的最大范围。 （10）负载电容：运放在开环状态下， 所能带动的最大电容负载。 （11）功耗：运放在开环状态下允许消耗的最大静态功耗。 （12）电源电压抑制比：运放在开环状态下对电源电压波动或电源电压噪声的抑制能力。 CMOS运算放大器设计 7.5.3.1 两级运算放大器的主体电路设计 晶体管级模拟集成电路设计的一般流程是：根据设计指标，结合已经学习和了解的基本电路理论和结构进行电路元件参数值的估算，通过估算得到电路Spice仿真的初始电路描述文件。 1）运算放大器的手工计算 2）Spice描述语句 3）验证手工计算的运放主要参数 4）运算放大器的仿真结果与分析 CMOS运算放大器设计 CMOS两级运算放大器的仿真分析结果 （1）运放的输入失调电压仿真 由图可知，当输入电压为2.5V—3mV时，输出电压正好为2.5V，所以输入失调电压为3mV 需要说明的是：输入失调电压是由器件制造中的失配引起的，因此仿真时，需要通过改变其中一个输入管的尺寸来模拟实际制造中可能引起的差分对管尺寸失配情况，否则输入失调电压仿真值为0 CMOS运算放大器设计 CMOS两级运算放大器的仿真分析结果 （2）运放的共模输入范围 （2）运放的共模输入范围 运放的共模输入范围可通过观测运放的输入输出跟随特性来获得。运放的电源为5V，将运放的反相端和输出相连，构成缓冲器；同相端加直流扫描从0到5V，经仿真得到的运放输入输出跟随特性如上图所示，其输入共模电压范围从0.1V到4.6V，满足了设计指标的要求 CMOS运算放大器设计 CMOS两级运算放大器的仿真分析结果 （3）运放的输出电压摆幅特性—运放的输出电压摆幅特性是仿真运放的输出电压最大值和最小值 CMOS运算放大器设计 CMOS两级运算放大器的仿真分析结果 （4）运放的小信号相频和幅频特性 CMOS运算放大器设计 CMOS两级运算放大器的仿真分析结果 （5）运放的静态功耗 运放的静态功耗是指当运放在输入平衡状态下电路消耗的总电流和总电压的乘积。在电源电压5V，运放的两输入端输入共模电压2.5V时，运放各支路的静态电流之和为2.4284mA，则运放的静态功耗为12.142 mW，小于指标的要求。 CMOS运算放大器设计 CMOS两级运算放大器的仿真分析结果 （6）运放的转换速率分析 运放的转换速率是分析运放在大信号作用下的反应速度。 如上图可以看出：在输出上升曲线的10%和90%处，其电压分别为2.9V和2.1V；时间分别为17.5ns和11ns。运放的转换速率SR=（2.9V-2.1V）/（17.5ns-11ns）=123V/us，满足运放的转换速率的指标要求。 CMOS运算放大器设计 CMOS两级运算放大器的仿真分析结果 （7）运放的共模抑制比分析 运放的共模抑制比是测试运放对共模信号的抑制能力。 仿真方法是在运放的开环状态下，在运放的同相和反相输入端同时加入一个幅度为1V的交流小信号源，对电路进行交流小信号分析 从仿真结果可以看出，运放的低频共模电压增益为3.05dB.因为运放的共模抑制比等于其差模电压增益（dB）减去共模电压增益（dB），差模电压增益是85dB，所以运放的共模抑制比近似为82dB ，大于运放的指标要求 CMOS运算放大器设计 CMOS两级运算放大器的仿真分析结果 （8）运放的电源电压抑制比分析 运放的电源电压抑制比试测试运放的抗电源电压波动或噪声能力 仿真运放的电源抑制比的方法：将运放接成单位增益电压跟随器结构，运放的同相输入端设置2.5V的直流电压，在5V的运放供电电源支路中串联一个1V的交流小信号源 由结果低频段可知该运放的电源抑制比为86dB，满足指标的要求。 CMOS运算放大器设计 器件宽长比 手算估算值 仿真确定值 (W/L)1和(W/L)2 328.96 200 (W/L)3和(W/L)4 37.04 66.7 (W/L)5 185.9 133.3 (W/L)6 185.9 200 (W/L)7 74.07 204.5 (W/L)7~(W/L)12 18.