2、高层次综合的中间表示格式.pptVIP

* 数字系统设计及VHDL实践 专题二 高层次综合 主 讲 人：徐向民 单 位：电子信息学院 高层次综合 【学习目标】：掌握高层次综合的基本概念和算法。 【难重点】： 1．高层次综合工具的输入是目标电路的行为描述，输出是目标电路的结构描述，了解行为描述和结构描述的差别和联系。 2、高层次综合的中间表示格式：控制流图、数据流图以及控制数据流图。 3、调度技术：ASAP调度算法、ALAP调度算法、带约束条件的调度算法。 4、分配技术：寄存器单元的分配、基本功能模块的分配。 5、调度与分配之间的相互影响。 高层次综合 本章主要内容： 一、综合的层次 二、高层次综合 三、不能综合的VHDL语句 四、约束（constraints) 五、寄存器的引入 六、FPGA综合 基本概念： 综合的层次 1、80年代中期，专用集成电路ASIC的广泛应用，要求设计的芯片具有高性能、高可靠性和严格的保密性，同时要求设计周期尽可能短。 2、二十世纪末期，系统级芯片（System on a Chip, SOC）技术兴起，对高层次综合提出更高的要求，例如系统的整体描述、系统的划分以及高层次综合中考虑布图对时延的影响等。因此，从较高级别描述自动地综合到较低级别描述的自动设计技术已成为设计自动化中的关键技术。 基本概念： 综合的层次 3、综合的任务：从数字系统的行为描述及目标电路的约束条件（constraint）出发，找出一个满足要求的结构来实现它。 4、正如数字系统可以在多个不同的层次上进行详细描述一样，综合也可以在多个层次上进行。通常，综合分为3个层次：高层次综合－逻辑综合－版图综合。 数字系统描述和综合的层次关系： 本章讲述从算法级行为描述?寄存器传输级结构描述的综合技术。 算法级 寄存器传输级 逻辑级 电路级 版图级 行为特性 物理特性 高层次综合 版图综合 逻辑综合 高层次综合：从算法级的行为描述转换到寄存器传输级的描述。 高层次综合系统的输入：硬件描述语言的源描述。 综合结果：通常包括一个数据通路和一个控制器。 数据通路（datapath）：由寄存器、功能单元、多路器和总线等模块构成的互连网络，用于实现数据的传输。 控制器（controller）：通常由硬连逻辑（hardwired logic）或固件（firmware）构成，用于控制数据通路中数据的传输。 高层次综合 ◆数据通路中的功能单元可以是半导体厂商提供的已经设计好的单元，也可以是下一步将要设计的假定单元。 ◆存储单元包括寄存器和内存单元，其中的使能输入与控制器相连，以控制其读/写操作。 ◆互联网包括连线、多路器和总线，其中的选择输入与控制器相连，用于选择输入数据。 ◆这些模块互连并由控制器提供控制信号后，即完成了一个实现预定功能的寄存器传输级设计。 数据通路的基本硬件模块： 在寄存器传输级，控制器被表示为一个有限状态机（或微程序）。 这个有限状态机（或微程序）通过虚设的时钟周期（称为控制步）来组织数据通路上的执行顺序。 每个控制步中包含一组宏操作。 每个宏操作都给出数据通路中各模块所需的控制信号（选择信号、使能信号等）。 控制器： 高层次综合 高层次综合的优点： 高层次综合 1. 高层次综合技术的应用可以明显地提高设计速度，缩短设计周期，允许设计者寻求最优或满意的设计方案。 2. 高层次综合技术的引入使得集成电路的用户，特别是专用集成电路的用户（可以不是集成电路设计专家），可以直接进行数字系统从行为描述到芯片描述的设计工作。 说明：高层次综合所产生的硬件结构一般为同步电路，本章中仅介绍通用同步电路的综合技术。实现一个给定行为功能的硬件结构通常可以有许多种，高层次综合的任务是找出一个满足约束条件和目标集合的、造价最低的硬件结构。 编译与转换 调度 分配 控制器综合 反编译 功能单元库 算法描述 中间表示格式 数据流 控制流 数据通路 硬件逻辑 结构描述 直接用于文档管理或其他逻辑综合工具的输入 直接用于有限状态机综合与逻辑综合的输入 确定每个状态发生的时刻 ASM图的硬件实现 给数据分配寄存器 给操作分配功能单元 在寄存器传输级控制器被表示成为一个有限状态机（或微程序） 高层次综合通常包括编译、转换、调度、分配、控制器综合、结果生成与反编译等几个部分 ： 1、编译： 高层次综合 Library ieee; Use ieee.std_logic_1164.all ; Entity synex is port ( A, B, C, D, E : in integer range 0 to 7 ; X, Y : out integer range 0 to 256 ) ; End sy