EDA复习资料大全.docVIP

1．一般把EDA技术的发展分为MOS时代、MOS时代和?ASIC三个阶段。 2．EDA设计流程包括?设计输入、设计实现、实际设计检验和?下载编程四个步骤。 3．EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。 4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。? 5．VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。 6．图形文件设计结束后一定要通过仿真，检查设计文件是否正确。 7．以EDA方式设计实现的电路设计文件，最终可以编程下到FPGA?和CPLD 芯片中，完成硬件设计和验证。 8．MAX+PLUS的文本文件类型是（后缀名）.VHD。 9．在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一个工程目录。 10．VHDL源程序的文件名应与实体名相同，否则无法通过编译 二、名词解释，写出下列缩写的中文（或者英文）含义：1. FPGA Field－Programmable Gate Array 现场可编程门阵列 2 VHDL Very-High-Speed Integrated Circuit Hardware Description Language)甚高速集成电路硬件描述语言 3? HDL Hardware Description Language硬件描述语言 5 CPLD Complex Programmable Logic Device复杂可编程逻辑器件 6 PLD Programmable Logic Device 可编程逻辑器件 7?GAL generic array logic通用阵列逻辑8.?LAB Logic Array Block逻辑阵列块 9. CLB Configurable Logic Block 可配置逻辑模块 10 EABEmbedded Array Block 嵌入式阵列块11SOPC System-on-a-Programmable-Chip 可编程片上系统12. LUT Look-Up Table 查找表 13.?JTAG Joint Test Action Group 联合测试行为组织14.IPIntellectual Property 知识产15ASIC Application Specific Integrated Circuits 专用集成电路 16 ISP In System Programmable 在系统可编程17 ICR In Circuit Re-config 在电路可重构 18 RTL Register Transfer Level 寄存器传输19EDA Electronic Design Automation 电子设计自动化 1、 FPGA结构一般分为三部分：可编程逻辑块（CLB）、可编程I/O模块和可编程内部连线。 2、 CPLD的内部连线为连续式布线互连结构，任意一对输入、输出端之间的延时是固定 ；FPGA的内部连线为分段式布线互连结构，各功能单元间的延时不定(不可预测)。 3、 大规模可编程器件主要有CPLD和FPGA两类，其中CPLD通过可编程乘积项逻辑实现其逻辑功能。 基于SRAM的FPGA器件，每次上电后必须进行一次配置。FPGA内部阵列的配置一般采用在电路可重构技术，编程数据保存在静态存储器(SRAM) ，掉电易失。 4、 目前世界上有十几家生产CPLD/FPGA的公司，最大的两家是：Altera，Xilinx。 5、 硬件描述语言(HDL)是EDA技术的重要组成部分，是电子系统硬件行为描述、结构描述、数据流描述的语言，它的种类很多，如VHDL、Verilog HDL、AHDL 6、 WHEN_ELSE条件信号赋值语句 和 IF_ELSE顺序语句的异同： * WHEN_ELSE条件信号赋值语句中无标点，只有最后有分号；必须成对出现；是并行语句，必须放在结构体中。 * IF_ELSE顺序语句中有分号；是顺序语句，必须放在进程中 7、 可编程逻辑器件设计输入有原理图输入、硬件描述语言输入和波形输入三种方式。原理图输入方式是一种最直接的设计描述方式，波形设计输入适用于时序逻辑和有重复性的逻辑函数。 硬件描述语言的突出优点是： 　 * 语言与工艺的无关性；语言的公开可利用性，便于实现大规模系统的设计； 　 * 具有很强逻辑描述和仿真功能，而且输入效率高，在不同设计输入库之间的转换非常方便，用不着对底层的电路和PLD结构的熟悉。 8、 用VHDL/Veilog HDL语言开发可编程逻辑电路的完整流程：文本编辑→功能仿真→逻辑综合→布局