电工电子C第14章 触发器和时序逻辑电路.ppt

一、触发器的定义及特征 第14章 触发器和时序逻辑电路 组合电路：电路的输出状态仅取决于当时的输入信号。 时序电路：电路的输出状态不仅取决于当时的输入信号，而且与电路原来的输出状态有关。 例如：全加器，半加器，编码器，译码器等 双稳态触发器，是构成时序电路的基本逻辑单元。 例如：寄存器，计数器等。 二、触发器分类 1、RS触发器 2、JK触发器 3、D触发器 QQ=10时，称为1态； QQ=01时，称为0态； 两个输出端状态相反时称为稳态 1.逻辑功能更能 (1) SD=1，RD = 0 Q Q G1 G2 SD RD (2) SD=0，RD = 1 14.1 RS触发器 14.1.1基本RS触发器 输出01，置0态，又称复位 输出10，Q置1，又称置位 (3) SD=1，RD = 1 保持原态 (4) SD=0，RD = 0 输出全11，非稳态 禁止出现 基本 R－S 触发器状态表 逻辑符号 Q Q SD RD SD RD Q 100置0 011置1 11不变保持 00不稳定状态禁止出现 功能 14.1.2 可控 RS 触发器 导引 电路 G4 S R G3 CP G1 G2 SD RD Q Q 时钟脉冲 1、CP=0时 SD，RD 用于预置触发器的初始状态，之后处于高电平，对电路工作状态无影响。 触发器状态不变 触发器状态由R，S 决定 2、CP=1时 可控RS 状态表（cp=1） 00S R 010 101 11非稳态，禁止出现 Qn+1 Qn Qn—时钟到来前触发器的状态。 Qn+1—时钟到来后触发器的状态。 逻辑符号 Q Q S R CP SD RD CP =0，保持原态 14.1.2 JK触发器 1.电路结构 C 主触发器 J K R S C 从触发器 Q Q Q CP 特点： ●主从触发器不会同时打开。 CP=1时,主开通从保持 1 CP=0时,主保持从开通。后，CP=0期间，(从)触发器状态保持不变。 CP=1时主的状态决定了 CP=0时从的状态. ●触发器状态在CP 时发生改变。 3. JK触发器状态表 JKQn+1 00Qn 010 101 11Qn 保持 置 0 置 1 翻转 CP Q J K SD RD Q 例：画出JK 触发器的输出波形 CP J K Q 状态表（边沿触发） DQn+1 0 1 0 1 上升沿触 发翻转 D CP Q Q RD SD 可用JK触发器实现 D 触发器功能 D 1 CP Q J K SD RD Q 14.1.3 D 触发器 CP D Q 例：画出触发器输出波形 即：每出现一个CP， 触发器就翻转一次。 CP Q Q D CP Q D=Q 74LS290计数器 Q1 RD CP0 R02 R01 S91 S92 Q J K Q FF1 Q J K Q FF2 Q2 Q J K Q FF3 Q3 RD RD RD SD SD CP1 Q0 Q J K Q FF0 ≥1 ≥1 Q1 Q J K Q FF1 Q J K Q FF2 Q2 Q J K Q FF3 Q3 CP1 CP1 1 2 3 4 5 Q1 Q2 Q3 J2 = 1K2 =1 J3 = Q2n Q1n K3=1 J1 = Q3nK1 =1 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 0 异步五进制计数器 计数功能 Q1 Q J K Q FF1 Q J K Q FF2 Q2 Q J K Q FF3 Q3 CP1 CP1 1 2 3 4 5 Q1 Q2 Q3 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 0 异步五进制计数器 异步十进制计数器 CP0 Q J K Q FF0 Q0 计数功能 74LS290计数器控制功能 Q1 RD R02 R01 S91 S92 ≥1 Q FF1 J ≥1 Q FF2 Q2 Q FF3 Q3 RD RD RD SD Q0 Q FF0 SD SD SD 1 1 0 0 0 1 1 0 R01 R02 且S91S92 有任一为0 有任一为0 74LS290功能表 置 9 1 1 0 0 0 1 1 0 清零 输入 输 出 Q2 Q3 R01 S92 S91 R02 Q1 Q0 十进制计数 1 1 1 1 禁止出现 (置 9) S92 S91 Q3 Q0 Q2 Q1 R01 R02 CP1 CP0 五进制输出 5进制 脉冲输入 2进制 脉冲输入 二进制输出 74LS290 74LS290符号 当状态 0110（6）出现时，将 Q2=1，Q1=1 送到复位端 R01和R02，使计数器立即清