2009现代交换技术第二章32368.pptVIP

S/P 0 S/P 15 P/S 0 P/S 15 a b a b a b a b TS1 TS8 TS255 TS31 b a b a TS255 TS8 TS8 TS255 TS8 TS255 TS1 TS31 8 0 255 15 80 255 15 8 255 8a 255 b 255 8 CMS入0 CMS出0 CM0 15入 0入 15出 15入 15出255 255 0 0 0 0 0 CM15 SM0 SM15 0入 0出 S入 S出 HW0 HW127 HW7 HW120 HW0 HW127 HW7 HW120 2.4.2 S-T-S型时分交换网络 2.4.2 S-T-S型时分交换网络 S/P 0 S/P 15 P/S 0 P/S 15 a b a b a b a b TS1 TS8 TS255 TS31 b a b a TS255 TS8 TS8 TS255 TS8 TS255 TS1 TS31 8 0 255 15 80 255 15 8 255 8a 255 b 255 8 CMS入0 CMS出0 CM0 15入 0入 15出 15入 15出255 255 0 0 0 0 0 CM15 SM0 SM15 0入 0出 S入 S出 HW0 HW127 HW7 HW120 HW0 HW127 HW7 HW120 由于CMS入0与CMS出0的内容完全相同， 所以也可以合用。 2.5 阻塞的概念与计算 2.5.1 阻塞的概念阻塞是指主叫向被叫发出呼叫时，被叫虽然空闲，但由于网络内部链路不通，而使呼叫损失的情况（内部阻塞）。TST网络：一条通路的建立，必须是S接线器的控制存储器和两侧T接线器的控制存储器都有相同地址的空闲单元才能接通，否则就出现阻塞。 2.5.2 阻塞概率的计算 以TST网络为例，若每条线占用概率为Y空闲概率为1-Y 主被叫所占用两条通路同时空闲的概率为（1-Y）2 ； 主被叫所占用两条通路不同时空闲的概率为 1-（1-Y）2 ； 两条通路处于同一个T内时，阻塞概率[1-（1-Y）2]128 两条通路处于不同T内时，阻塞概率[1-（1-Y）2]256 总阻塞概率为：P[1-（1-Y）2]128+15× [1-（1-Y）2]256÷16若Y0.6Erl，则 P1.27 × 10-11Y0.8Erl，则 P3.6 × 10-4 若Y0.4Erl，链路数为512，则： P[1-（1-Y）2]256+15× [1-（1-Y）2]512÷16 1.51×10-51 ，可认为是无阻塞网络 三、话音存储器 ?基本组成：由RAM和相应的控制逻辑组成。 ＋ ＋ ＋ ＋ 写入控制 读出控制 定时脉冲 A0 A1 A7 B0 B1 B7 自控存 A0 A1 A7 DI0 DI1 DI7 DO0 DO1 DO7 输入数据 由串/并变换电路来 至并/串变换电路输出数据 话音存储器 R/W RAM 256×1 RAM 256×1 RAM 256×1 三、话音存储器 1、顺序写入 ＋ ＋ ＋ ＋ 写入控制 读出控制 定时脉冲 A0 A1 A7 B0 B1 B7 自控存 A0 A1 A7 DI0 DI1 DI7 DO0 DO1 DO7 输入数据 由串/并变换电路来 至并/串变换电路输出数据 话音存储器 R/W RAM 256×1 RAM 256×1 RAM 256×1 ?CP前半期时，CM不送数据，B0～B70，写入控制为1。 ?话音信息DI0～DI7按定时脉冲A0～A7的先后顺序写入到SM的单元中。 2、控制读出 ＋ ＋ ＋ ＋ 写入控制 读出控制 定时脉冲 A0 A1 A7 B0 B1 B7 自控存 A0 A1 A7 DI0 DI1 DI7 DO0 DO1 DO7 输入数据 由串/并变换电路来 至并/串变换电路输出数据 话音存储器 R/W RAM 256×1 RAM 256×1 RAM 256×1 ?CP后半期时，CM送数据，B0～B7≠0，读出控制为1。 ?RAM中话音信息从B0～B7指定的单元读出，送到输出线DO0～DO7上。 三、话音存储器 四、控制存储器 ?基本组成：由RAM、锁存器、比较器、读写控制器组成。 A0 A7 BI0 BI1 BI7 B0 B1 B7 至SM 控制存储器 R/W RAM 256×1 RAM 256×1 RAM 256×1 比 较 锁存器 锁存器 BW7 BW1 B