第三章存储系统4-1.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第三章 存储系统 本章主要内容: 存储器概述 半导体读写存储器 半导体只读存储器 高速存储器 高速缓冲存储器 虚拟存储器 存储保护 3.1 存储器概述 存储器:存放计算机程序和数据的设备 存储位(存储元):一个二进制代码位是存储器中最小的存储单位,称为一个存储位0/1。 存储单元:由若干个存储元组成一个存储单元。 存储器容量:许多存储单元组成一个存储器容量。 3.1.1 存储器分类 按存储介质分类:半导体存储器、磁表面存储器。 按存取方式分类:随机存储器、顺序存储器。 按读写功能分类:ROM(只读存储器)、 RAM(随机存储器)。 按信息可保存性分类:非永久记忆的存储器、 永久性记忆的存储器 3.1.2 存储器的分级结构 高速缓冲存储器: 速度快,容量小。 主存储器: 计算机系统的主要存储器 外存储器: 大容量辅助存储器。存储容量大,位成本低 3.1.3 主存储器的技术指标 存储容量:在一个存储器中可能容纳的存储单元总数通常称为该存储器的存储容量。 存取时间:存储器访问时间,是指从启动一次存储器操作到完成该操作所经历的时间。 存储周期:指连续启动两次读操作所需间隔的最小时间。 存储器带宽:指单位时间里存储器所存取的信息量,通常以位/秒或字节/秒 (度量单位)。 3.2 半导体读写存储器 半导体存储器分类: 双极型半导体存储器 MOS半导体存储器。 MOS半导体存储器分类: 静态MOS存储器(SRAM) 动态MOS存储器(DRAM) 3.2.1 静态MOS(SRAM)存储器 1.基本存储元: 基本存储元是组成存储器的基础和核心,它用来存储一位二进制 0/1。 SRAM存储器的组成: SRAM存储器由存储体、读写电路、地址译码电路和控制电路等组成。 存储体: 存储单元的集合。由X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。 地址译码器: 地址译码器把用二进制代码表示的地址转换成输出端的高电位,用来驱动相应的读写电路,以便访问所要的存储单元。 地址译码器的两种方式: 单译码方式(适用小容量存储器)。 双译码方式(适用大容量存储器)。 驱动器: 增加X方向选择线承受负载的能力。 I/O 电路: 控制被选中的单元读出或写入,并有放大信息的作用。 片选与读/写控制电路: 在地址选择时,通常要选片。然后才能对这一片上存储元进行读操作或写操作。 输出驱动电路 静态MOS存储器实例 存储器与中央处理器连接 地址线的连接、数据线的连接、控制线的连接。 存储器的芯片的容量是有限的,要获得大容量的存储器,需要在字向和位向方面进行扩充, 用位扩展法,字扩展法,字位同时扩展法 (1)位扩展法: 只加大字长,存储器芯片字数一致 (2)字扩展法: 仅在字向扩充,而位数不变。 (3)字位同时扩展法: 需要在字向和位向同时进行扩展。 位扩展法 字扩展法 存储器的读、写周期 读周期 读取时间: 指从地址有效到数据稳定到外部数据总线上的时间。 读取周期tRC =读取时间tA+恢复时间。 tco片选稳定时间; tcx输出延迟时间 写周期 * * CPU 寄存器 cache 主存(内存) 磁 带 磁盘cache 磁 盘 光 盘 说明:T1、T2管为工作管 T3、T4是负载管。 T5,T6为门控或开关管。 6管 SRAM 存储器结构 VCC GND A3A4A5A6A7A8 行选择 64 ╳ 64 存储矩阵 输入 数据 控制 列I/O电路 列选择 … … … … … … I/O1 I/O2 I/O3 I/O4 A1 A2 A3 A4 CS WE 2114逻辑结构框图 图3.4 双译码存储器 图3.6 位扩展法组成8K RAM 图3.7 字扩展法组成64K RAM 地址 CS 数据输入 B A D CS tW 数据保持 数据输出 tDW tAW

文档评论(0)

peain + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档