VerilogHDL与CPLD_FPGA项目开发教程作者聂章龙01开发入门任务四课件.pptVIP

2008-10-08 学习目标设计 学习目标设计 教学情境设计 子任务一 实验开发系统的原理与使用 ① 电源模块 向CCIT CPLD/FGPA实验仪提供工作电源。在向实验板下载程序或运行演示之前都要将CCIT CPLD/FGPA实验仪连接+5V专用电源或连接USB接口从PC机取电，但不要同时接。当实验板上的电源指示灯POWER-LED亮，这说明供电正常，否则应检查电源是否连接好。 ② RS232接口 外形为DB9孔式，可以通过串行通信电缆与计算机串行口相连接，与计算机进行通信。COM1为CPLD的I/O口构建的RS232输出。 ⑤ PWM输出接口 通过该PWM输出接口（42引脚），CCIT CPLD/FGPA实验仪能够与外部电机相连实现电机的驱动，同学们也可以利用本实验仪来产生PWM信号，开发相关的设备。 ⑥ 用户晶振接口 通过该接口可以为用户提供他们所需的CPLD工作频率，用户可以接上1~50MHz的无源晶振。（若不接，则实验系统工作频率为50MHz）。 ⑦EPM1270T144C5N芯片引脚与外围模块连接界面 串口、点阵显示屏、LED小灯及蜂鸣器与EPM1270T144C5N芯片引脚连接（JP1） LCD、键盘和拨码开关与EPM1270T144C5N芯片引脚连接（JP2） 4位数码管和A/D接口与EPM1270T144C5N芯片引脚连接（JP3） 核心板电源接口、1位