VerilogHDL与CPLD_FPGA项目开发教程作者聂章龙02单元项目开发项目二课件.pptVIP

2008-10-08 学习目标设计 学习目标设计 教学情境设计 任务一 3-8译码器设计 任务二 八段LED数码管译码电路设计 项目二 译码器设计 * 可编程逻辑器件开发应用 讲授: 聂章龙 常州信息职业技术学院 【项目二】 译码器设计 会用case语句进行3-8译码器及 8段LED数码管译码电路的设计 能力目标 会用Verilog HDL语言进行有关译码电路设计 掌握用case语句进行 有关组合器件编程设计 知识目标 掌握译码器的基本电路 实验的仿真及下载技能 互帮互助的同学关系 素质目标 组合逻辑电路设计方法 通过两个实例，介绍一般译码电路设计的方法，重点讲解3-8译码电路及数码管译码显示电路的设计过程 内容 80 2 SW0~SW3拨码开关按键键盘及1位供阴数码管在实验板上与EPM1270T144C5N芯片的引脚连接； ②掌握case语句的结构及语法定义。 ①能将8段LED数码管译码电路映射成对应的输出端口； ②会用case语句设计8段LED数码管译码电路； 设计8段LED数码管译码电路 情境2 80 2 SW0~SW2拨码开关按键及L1~L8发光二极管在实验板上与EPM1270T144C5N芯片的引脚连接； ②掌握case语句的结构及语法定义。 ①能将3-8译码电路映射成对应的端口； ②会用case语句设计组合逻辑器件； 设计3-8译码器 情境1